SU1272494A1 - Switching device - Google Patents
Switching device Download PDFInfo
- Publication number
- SU1272494A1 SU1272494A1 SU853879576A SU3879576A SU1272494A1 SU 1272494 A1 SU1272494 A1 SU 1272494A1 SU 853879576 A SU853879576 A SU 853879576A SU 3879576 A SU3879576 A SU 3879576A SU 1272494 A1 SU1272494 A1 SU 1272494A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switching
- inputs
- bus
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к вычислительной и коммутационной технике. Цель изобретени - повьппение быстродействи и.расширение функциональных возможностей устройства. Коммутатор содержит М-плат 1.1-1.М коммутации , N-входных измерительных сигналов , счетчики 2 и 3, дешифраторы 4 и 5, задающий генератор 6, блок 7 временной задержки, управл емый высокочастотный генератор 10, блок II запрета, элементы И 12 и 13, элементы ИЛИ 14, 15 и 16, триггер 18 и переключающие устройства 21 и 22. Введение аналогового переключател 8, блока 9 управлени , элемента ИЛИ 17, формирователей 19 и 20, блоков 23 и 24 сквозного переноса и образование новых функциональных св зей позвол ет уменьшить врем аналого-цифровых преобразователей, а автоматизаци процесса предварительной установки номеров плат и каналов измерени на них, участвующих в процессе измерени , расшир ет круг задач, решаемых (Л на аналого-цифровых вычислительных комплексах. 4 ил.The invention relates to computing and switching technology. The purpose of the invention is to increase the speed and increase the functionality of the device. The switchboard contains M-boards 1.1-1.M switching, N-input measuring signals, counters 2 and 3, decoders 4 and 5, master oscillator 6, time delay unit 7, controlled high-frequency oscillator 10, prohibition block II, And elements 12 and 13, OR elements 14, 15 and 16, trigger 18 and switching devices 21 and 22. Introduction of analog switch 8, control unit 9, OR element 17, formers 19 and 20, through transfer units 23 and 24 and formation of new functional connections allows you to reduce the time of analog-digital converters, and the automation qi presetter boards and process measurement channel numbers on them involved in the measurement, expands the range of problems solved (A to an analog-digital computing complexes. 4 yl.
Description
Изобретение относитс к вычислительной и коммутационной технике. Цель изобретени - повышение быст родействи и расширение функциональных возможностей. На фиг, 1 приведена структурна схема коммутатора; на фиг. 2 - функциональна схема первого переключающего устройства (схема второго переключающего устройства аналогична); на фиг. 3 - функциональна схема первого блока сквозного переноса (схема второго блока сквозного переноса аналогична); на фиг, 4 - функциональна схема блока управлени . Коммутатор (фиг. l) содержит .. М-плат 1.1, 1.2-1.М коммутации N входных измерительных сигналов, первый счетчик-2, второй счетчик 3, первый дешифратор 4, второй дешифратор 5, задающий генератор 6, блок 7 временной задержки, аналоговый переключатель 8, блок 9 управлени , управл емый высокочастотный генератор 10, блок 11 запрета,, первый элемент И 12, второй элемент И 13, первый злемент ИЛИ 14, второй элемент ИЛИ 15, третий элемент ИЛИ 16, четвертый элемент ИЛИ 17, триггер 18, первый формирователь 19, второй формирователь 20, первое переключающее устрой ство 2I, второе переключающее устройство 22, первый блок 23 и второй блок 24 сквозного переноса. Первое переключающее устройство 21 (фиг. 2) содержит первый элемент 25 задержки, буферный регистр 26, первый элемент ИЛИ 27, второй элемент ИЛИ 28, мультиплексор 29, второй элемент 30 задержки, третий элемент ШЛИ 31, четвертый элемент ИЛИ 32, блок 33 пам ти, сдвиговый регистр 34. Первый блок 23 сквозного переноса (фиг. 3) содержит первый элемент И 35, элемент ИЛИ 36, первый элемент 3 задержки, первый одновибратор 38, первый инвертор 39, второй инвертор 40, второй одновибратор 41, триггер 42, второй элемент И 43, второй элемент 44 задержки, каналы 45.1-. 45.(L-l) переноса, каждый из которых состоит из формировател 46, первого триггера 47,.первого и второго элементов И 48 и 49 и второго триггера 50 Блок 9 управлени (фиг. 4) содержит первьй триггер 51, элемент И-НЕ 52, второй триггер 53 и элемент И 54 94 Коммутатор работает следующим образом . По сигналу с шины Сброс первый 23 и второй 24 блоки и сквозного переноса и блок 9 управлени устанавливаютс в исходное положение, счетчики 2,3 - в О, триггер 18 - в 1. При этом выходные шины счетчиков 2 и 3 и блоков 23 и 24 сквозного переноса устанавливаютс в пассивном состо нии , на выходе аналогового переключател 8 скоммутирован выход нечетной группы плат 1.1, 1.3-1.(М-1) коммутации, а блок 11 запрета, запрещает прохождение импульсов задающего генератора 6 к входу триггера 18. Перед началом работы в переключающие устройства 21 и 22 с информа1Ц1онного канала занос тс данные о номеpax плат и входных измерительных сигналах (измерительных каналах) на платах , участвующих в процессе измерени , а также начальные услови рабо-, ты коммутатора. Переключающее устройство 21 совместно с блоком 23 сквозного переноса, счетчиком 2 и дешифратором 4 управл ет нечетной группой плат 1.1, 1.3-1.(М-1) коммутации. Переключающее устройство 22 совместно с блоком 24 сквозного переноса, счетчиком 3 и дешифратором 5 управл ет четной группой плат 1.2, 1.4-1.М коммутации.Блок управлени нечетной группой плат коммутации работает следующим образом. По сигналу Пуск на выходе блока 23 сквозного переноса устанавливаетс сигнал Упр., определ ющий номер первой платы из группы 1.1, 1.3-1 .(М-1), участвующей в процессе измерени . При необходимости пропуска каналов на выбранной плате переключающее устройство 21 через элемент ИДИ 14 запускает высокочастотный генератор 10 и через элементы И 12, ИЛИ 15 на счетный вход счетчика 2 подаютс импульсы пропуска каналов, контролируемые переключающим устройством 21. По сигналу Пуск блок 9 управлени отсекает первый импульс задающего генератора 6 и дает разрешение на прохождение следующих через блок II запрета к счетному входу триггера 18, работающего по схеме делител на Г. Сигнал с единичного выхода триггера 18 управл ет состо нием аналогового переключател 8 и через формирователь 19 и элемент ИЛИ 15 по каждому второму импульсу с задающего генератора 6 увеличивает содержимое счетчика 2 на 1, устанавлива тем самым на выходных шинах дешифратора 4 номер следующего канала измерени на выбранной плате коммутации. По сигналу переноса PI с выхода счетчика 2, информирующему о том, что все каналы на данной плате опрошены, блок управлени также, как и по сигналу Пуск, определ ет номер следующей платы и канала на ней, участвующих в измерени х. Установка и пропуск каналов измерени и плат нечетной группы плат коммутации происход т в промежуток времени,когда наThe invention relates to computing and switching technology. The purpose of the invention is to increase the speed and expansion of functionality. Fig, 1 shows the block diagram of the switch; in fig. 2 is a functional diagram of the first switching device (the scheme of the second switching device is similar); in fig. 3 is a functional diagram of the first through transfer unit (the scheme of the second through transfer unit is similar); Fig. 4 is a functional block diagram of the control unit. The switch (Fig. L) contains .. M-boards 1.1, 1.2-1. M switching N input measurement signals, the first counter-2, the second counter 3, the first decoder 4, the second decoder 5, the master oscillator 6, block 7 time delay , analog switch 8, control block 9, controlled high-frequency generator 10, prohibition block 11, first element AND 12, second element AND 13, first element OR 14, second element OR 15, third element OR 16, fourth element OR 17, trigger 18, first driver 19, second driver 20, first switching device 2I, second driver The switching device 22, the first block 23 and the second block 24 of the end-to-end transfer. The first switching device 21 (Fig. 2) contains the first delay element 25, the buffer register 26, the first element OR 27, the second element OR 28, the multiplexer 29, the second element 30 of the delay, the third element of the CONS 31, the fourth element OR 32, the memory block 33 ti, shift register 34. The first block 23 of the end-to-end transfer (Fig. 3) contains the first element AND 35, the element OR 36, the first element 3 delay, the first one-oscillator 38, the first inverter 39, the second inverter 40, the second one-oscillator 41, trigger 42, the second element And 43, the second element 44 delay, channels 45.1-. 45. (Ll) of transfer, each of which consists of a driver 46, a first trigger 47, a first and second elements AND 48 and 49 and a second trigger 50 Control block 9 (FIG. 4) contains the first trigger 51, an AND-HE element 52 , second trigger 53 and element AND 54 94 The switch operates as follows. The signal from the bus Reset first 23 and second 24 blocks and end-to-end transfer and control block 9 are set to their original position, counters 2.3 are set to O, trigger 18 is set to 1. At the same time, output buses of counters 2 and 3 and blocks 23 and 24 end-to-end transfer is set in the passive state, the output of the analog switch 8 is connected to the output of the odd-numbered circuit board 1.1, 1.3-1. (M-1) switching, and the prohibition block 11 prevents the pulse of the master oscillator 6 from passing to the trigger 18 input. Before starting to switching devices 21 and 22 from the information channel are data about skid nomepax boards and input measuring signals (measuring channels) on circuit boards involved in the measurement, as well as initial conditions rabo- you switch. The switching device 21 together with the block 23 of the end-to-end transfer, the counter 2 and the decoder 4 controls an odd group of switching boards 1.1, 1.3-1. (M-1). The switching device 22 together with the block 24 of the end-to-end transfer, the counter 3 and the decoder 5 controls the even group of motherboards 1.2, 1.4-1. M switching. The control unit of the odd group of switching cards works as follows. The Start signal at the output of the end-to-end transfer unit 23 establishes the Control signal, which determines the number of the first board from group 1.1, 1.3-1. (M-1) participating in the measurement process. If it is necessary to skip channels on the selected board, the switching device 21 triggers a high-frequency generator 10 through the IDN element 14 and through the elements AND 12, OR 15 to the counting input of counter 2 are channel skip pulses, controlled by the switching device 21. Control unit 9 cuts off the first pulse of the master oscillator 6 and gives permission for the passage of the following prohibition through block II to the counting input of the trigger 18, operating according to the divider scheme G. The signal from the single output of the trigger 18 controls the state The analog switch 8 and through the driver 19 and the element OR 15 for each second pulse from the master oscillator 6 increases the content of the counter 2 by 1, thereby setting the number of the next measurement channel on the selected switch board on the output buses of the decoder 4. Based on the transfer signal PI from the output of counter 2, informing you that all channels on this board are polled, the control unit also, like the Start signal, determines the number of the next board and channel on it involved in the measurements. The installation and skipping of measurement channels and boards of an odd group of switching cards occurs in the time interval when
шине И„ подключен выход четнойbus And „connected output even
вых группы плат коммутации и наоборот. out groups of circuit boards and vice versa.
Блок управлени четной группой плат 1.2, 1.4-1.М коммутации работает аналогично схеме управлени нечетной группы плат, только по сигналу Пуск они работают параллельно, а в дальнейшем последовательно, в противофазе.The control unit of an even group of boards 1.2, 1.4-1. M switching operates similarly to the control circuit of an odd group of boards, only on the Start signal, they operate in parallel, and subsequently sequentially, in antiphase.
Во врем пропуска или переключени каналов измерени блок 7 временной задержки вьщает сигнал Конец операции, управл ющий блоком 9 и информирующий о конце переходных процессов в коммутаторе.During the skip or switch of measurement channels, the time delay unit 7 causes a signal to end the operation, controlling unit 9 and informing about the end of transients in the switch.
Первое переключающее устройствоFirst switching device
21 работает следующим образом. 21 works as follows.
В исходном состо нии мультиплексор 29 подключает к адресным входам A1-AL блока 33 пам ти управл ющие шины блока 23 сквозного переноса, регистр 34 установлен в режиме Сдви влево, блок 33 пам ти - в режиме Чтение. Предварительна установка номеров плат коммутации и каналов на них, участвующих в процессе измерени , начинаетс сигналом Запись, 2, по которому с информационного канала в буферный регистр 26 запоминаетс номер первой платы коммутации. По сигналу Запись 1 выходы буферного регистра 26 через мультиплексор 29 подключаютс к адресным входам блока33 пам ти, который переводитс в режиме Запись. По сигналу Запись 1 через элемент ИЛИ 31 в блоке 33 запоминаютс номера каналов перво платы, участвующие в измерени х, передаваемые по шинам информационного канала. Запоминание номеров каналовIn the initial state, the multiplexer 29 connects to the address inputs A1-AL of the memory block 33 control buses of the pass-through block 23, the register 34 is set in the Left-shift mode, the memory block 33 is in the Read mode. The presetting of the numbers of the switching boards and the channels to them involved in the measurement process begins with the Record signal 2, through which the number of the first switching board is stored from the information channel into the buffer register 26. By the Record signal, the outputs of the buffer register 26 are connected via multiplexer 29 to the address inputs of the memory 33, which is translated in the Record mode. The signal Record 1 through the element OR 31 in block 33 stores the channel numbers of the first board involved in the measurements transmitted over the buses of the information channel. Memorizing channel numbers
измерени ост шьных плат коммутации происходит аналогично. Начальные услови коммутации каналов измерени первой платы запоминаютс в блоке 33 пам ти по адресу и по концу сигнала Запись Г, сигналом С с блока 23 сквозного переноса записываютс в сдвиговый ; регистр 34. Запись содержимого блока 33 пам ти в сдвиговый регистр 34 может осуществитьс также по сигналам PI со счетчика 2 и В с блока 23 сквозного переноса. При этом, если на выходе сдвигового регистра 34 установлена логическа 1 означающа , что первый канал надо пропустить, первый элемент ИЛИ 14 запускает высокочастотный генератор 10, первый импульс которого через первый элемент И 12, второй элемент ИЛИ 15 увеличивает содержимое счетчика 2 на 1 и на один такт сдвигает влево содержимое регистра 34. Данный процесс повтор етс до тех пор, пока на выходе регистра 34 не установитс состо ние логического О. При этом пропуск каналов прекращаетс . В конце предварительной установки по сигналу Запись 2 в регистре 26 записываютс номера всех плат коммутации, участвукицих в процессе измерени .measurements of the remaining switching boards are similar. The initial switching conditions of the measurement channels of the first board are stored in the memory unit 33 at the address and at the end of the signal Record G, the signal C from the end-to-end transfer unit 23 is recorded in a shear; register 34. Writing the contents of memory block 33 to shift register 34 can also be performed by PI signals from counter 2 and B from pass-through transfer block 23. In this case, if logical 1 is set at the output of the shift register 34, which means that the first channel must be skipped, the first element OR 14 starts the high-frequency generator 10, the first pulse of which through the first element AND 12, the second element OR 15 increases the contents of counter 2 by 1 and one clock cycle shifts the contents of register 34 to the left. This process is repeated until the output of register 34 has a logical O state. At the same time, the channel skip is stopped. At the end of the preset by Record 2, register 26 records the numbers of all switching cards that participate in the measurement process.
В момент начального запуска и в процессе коммутации переключающее устройство 21 работает по сигналам В, PI и сигналу с элемента ИЛИ At the time of the initial start-up and during the switching process, the switching device 21 operates according to the signals B, PI and the signal from the element OR
- 15. При необходимости в переключающем устройстве 21 может быть применена известна схема блокировки блока 33 пам ти от пропадани питани основного источника.- 15. If necessary, the known blocking circuit of the memory block 33 from the loss of power to the main source can be applied in the switching device 21.
Второе переключающее устройство 22 работает аналогично.The second switching device 22 operates in a similar manner.
ч -h -
Первый блок 23 сквозного перенос работает следующим образом.The first end-to-end transfer unit 23 operates as follows.
Сигнал Сброс устанавливает все элементы пам ти блока 23 в исходное положение. По заднему фронту сигнала Запись 1 и сигналу 1 на выходе одновибратора 41 и блока 23 сквозного переноса по вл етс сигнал С, устанавливающий триггер 42 в единичное состо ние, Это соответствует процессу задани начальных условий коммутации каналов измерени первой .платы в первом переключающем устройстве 21. По переднему фронту сигнала Пуск на выходе О первого одновибратора 38 по вл етс импульс, по которому в первый триггер 47 каналов 45.1-45,(L-1) сквозного переноса записываетс состо ние шин блока 23 сквозного переноса. Пассивное состо ние шины информирует о том, что соответствующа плата коммутации должна быть пропущена. Через элемент 37 задержки элемент ИЛИ 36 сигнал с выхода Q одновибратора 38 опрашивает каналы 45.1-45.(L-1) и устанавливает на выходных управл ющих шинах блока 23 сквозного переноса адрес первой платы коммутации. По заднему фронту сигнала Пуск триггер 42 устанавливаетс в нулевом состо нии. The Reset signal sets all the memory elements of block 23 to the initial position. On the trailing edge of the Record 1 signal and the 1 signal at the output of the one-shot 41 and end-to-end transfer unit 23, a signal C appears, setting the trigger 42 to one state. This corresponds to the process of setting the initial conditions for switching the measurement channels of the first board in the first switching device 21. On the leading edge of the signal Start at the output O of the first one-shot 38, an impulse appears through which the state of the tires of the block-through transfer is written to the first flip-flop 47 of the 45.1-45, (L-1) pass-through transfer. The passive bus status informs you that the corresponding switching card should be skipped. Through the delay element 37, the OR 36 element, the signal from the Q output of the one-shot 38, polls the channels 45.1-45. (L-1) and sets the output of the first switching board on the output control buses of the end-to-end transfer unit 23. On the falling edge of the signal, Trigger 42 is set in the zero state.
При отсутствии сигнала Ъ сигнал Пуск действует согласно описанному алгоритму и, кроме того, через элемент 44 задержки и элемент И 43 формирует сигнал в, который в переклю чающем устройстве 21 по адресу платы коммутаци , установленному на шинах блока 23 сквозного переноса, переписывает из блока 33 пам ти в сдвиговый регистр 34 данные о пор дке коммутацни каналов измерени на выбранной плате. По сигналу Р1, информирующему о том, что на выбранной плате все каналы измерени опрошены, на выходных управл ющих шинах блока 23 сквозного переноса выдаетс адрес следующей платы коммутации, по которому переключающее устройство 21 определ ет пор док коммутации каналов измерени на ней. Сигнал с выхода элемента И 49 канала 45.(Ь-1) переключени , информируювшй о том, что все платы нечетной группы опрошены, запускает одновнбратор 38, выход Q которого запрещает сигнал Р1 и устанавливает на выходных управл ювшх шинах блока 23 сквозного переноса адрес первой платы коммутации. В дальнейшем работа блока 23 сквозного переноса циклически повтор етс . In the absence of a signal b, the Start signal acts according to the described algorithm and, moreover, through delay element 44 and element 43 generates a signal B, which in the switching device 21 at the address of the switching card installed on the tires of the end-to-end transfer unit 23, rewrites from block 33 memory in the shift register 34 data on the order of switching measurement channels on the selected board. By the signal P1 informing that all measurement channels on the selected board are polled, the output control buses of the pass-through transfer unit 23 generate the address of the next switching board, by which the switching device 21 determines the order of the measurement channels on it. The signal from the output of the element 49 of channel 45. (L-1) of the switch, informing that all the boards of the odd group are polled, triggers a single 38, the output Q of which prohibits the signal P1 and sets the address of the first transfer through the end-to-end transfer unit 23 switching boards. Subsequently, the operation of the end-to-end transfer unit 23 is cyclically repeated.
Второй блок 24 сквозного переноса работает аналогично.The second block 24 end-to-end transfer works similarly.
Блок 9 управлени работает следующим образом.The control unit 9 operates as follows.
По сигналу Сброс триггеры 51 и 53 устанавливаютс в нулевое состо ние и на выходе блока 9 управле-ни присутствует запрещающий сигнал. Сигнал Пуск /устанавливает триггер 51 в состо ние, разрешающее работу элемента И 52, который по концу первого импульса с задающего генератора 6 устанавливает триггер 53 в единичное состо ние, и на выходе элемента И 54 при отсутствии сигнала Конец операции по вл етс разрешающий сигна:л. On the Reset signal, the triggers 51 and 53 are set to the zero state and a blocking signal is present at the output of the control unit 9. The start / set signal 51 triggers a state enabling the element I 52, which, at the end of the first pulse from the master oscillator 6, sets the trigger 53 to one, and outputting the element 54 if no signal is received The end signal appears enabling signal: l
Таким образом, построение схемы пропуска плат коммутации по принципу сквозного переноса и организаци процесса измерени в начале по каналу нечетной группы плат коммутации с одновременной подготовкой канала измерени четной группы плат, а затем наоборот, позвол ет уменьшить врем аналого-цифровых (АЦП) преобразований многоканальных АЦП, а автоматизаци процесса предварительной установки номеров плат и каналов измерени на них, участвующих в процессе измерени , расшир ет круг задач, .решаемых на аналого-цифровых вычислительных комплексах.Thus, the construction of the circuit of passing the switching boards according to the principle of end-to-end transfer and organizing the measurement process at the beginning of the channel of the odd group of switching boards with simultaneous preparation of the measurement channel of the even group of boards, and then vice versa, reduces the time of analog-to-digital (ADC) conversion , and automating the process of presetting board numbers and measurement channels on them involved in the measurement process expands the range of tasks solved by analog-digital computing com- Lex.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879576A SU1272494A1 (en) | 1985-04-08 | 1985-04-08 | Switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879576A SU1272494A1 (en) | 1985-04-08 | 1985-04-08 | Switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1272494A1 true SU1272494A1 (en) | 1986-11-23 |
Family
ID=21171433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853879576A SU1272494A1 (en) | 1985-04-08 | 1985-04-08 | Switching device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1272494A1 (en) |
-
1985
- 1985-04-08 SU SU853879576A patent/SU1272494A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 790304, кл. Н 03 К 17/00, 1979. Авторское свидетельство СССР № 934579, кл. Н .03 К 17/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1272494A1 (en) | Switching device | |
SU1425825A1 (en) | Variable countrown rate frequency divider | |
SU1278862A1 (en) | Device for controlling information input | |
RU1783537C (en) | Device for connection of sources of information to common trunk line | |
SU1383468A1 (en) | Pulse former | |
SU1179362A1 (en) | Memory interface | |
SU1169156A1 (en) | Device for generating and distributing pulses | |
SU1285459A1 (en) | Device for allocating internal memory | |
SU1552360A1 (en) | Multiple-phase clock-pulse generator | |
SU869034A1 (en) | Pulse distributor | |
SU1070532A1 (en) | Device for forming time intervals | |
SU1003338A2 (en) | Multichannel switching device | |
SU1181121A1 (en) | Device for generating pulse sequence | |
SU1578714A1 (en) | Test generator | |
SU1200343A1 (en) | Storage for telegraph apparatus | |
SU1298887A1 (en) | Pulse distributor | |
RU1783536C (en) | Device for connection of subscribers to common trunk line | |
SU447836A1 (en) | Switching module | |
SU1280703A1 (en) | Converter of serial variable-length code to parallel code | |
SU1381529A1 (en) | Trunk line exchange controller | |
SU1416940A1 (en) | Linear interpolator | |
SU1363228A1 (en) | Information-exchange device | |
SU1226417A1 (en) | Measuring device with self-check | |
SU1267412A1 (en) | Microprogram control device | |
SU1354191A1 (en) | Microprogram control device |