SU1267439A1 - Integrating device - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники. Целью изобретени   вл етс  повышение точности интегрировани  и упрощение. Входной сигнал интегрируетс  интегратором тока и сравниваетс  на первом компараторе с двум  уровн ми опорных напр жений,при этом один из компараторов действует как нуль-орган, а другой компаратор совместно с ключом и резистором действует как триггер Шмитта. Интегрирующее устройство содержит также элемент с двухсторонней зоной нечувствительности, делитель напр жени  на резисторах, блоки гальванического разделени  и накопительный сумматор. Частота следовани  импульсов на выходе разделителей пр мо пропорциональна аналоговому сигналу на входе устроргства и обратно пропорциональна напр жению источника опорного напр жени . Импульсы К) с выходов блоков гальванического а разделени  поступают на соответст-вующие входы накопительного суммато s ра, который формирует выходной сиг нал интегрирующего устройства. 2 йл. GO СОThis invention relates to the field of computing. The aim of the invention is to improve the accuracy of integration and simplification. The input signal is integrated by the current integrator and compared on the first comparator with two levels of reference voltages, with one of the comparators acting as a null organ, and the other comparator with the key and the resistor acting as a Schmitt trigger. The integrator also includes a two-way deadband element, a voltage divider on the resistors, a galvanic separation unit, and a cumulative adder. The pulse frequency at the output of the dividers is directly proportional to the analog signal at the input of the device and inversely proportional to the voltage of the reference voltage source. The pulses K) from the outputs of the galvanic separation units arrive at the corresponding inputs of a cumulative totalizer, which forms the output signal of the integrating device. 2 yl. GO CO

Description

Изобретение относитс  к автоматике , а именно к аналого-цифровым интегрирующим устройствам, обеспечивающим гальваническое разделение входного и выходного аналоговых сиг налов. The invention relates to automation, in particular to analog-to-digital integrating devices that provide galvanic separation of the input and output analog signals.

Целью изобретени   вл етс  повышение точности интегрировани  и упрощение устройства.The aim of the invention is to improve the accuracy of integration and simplify the device.

На фиг.1 представлена электрическа  схема интегрирующего устройства j на фиг.2 - временные диаграммы электрических сигналов в некоторых точках интегрирующего устройства .Figure 1 shows the electrical circuit of the integrating device j in Figure 2 - timing diagrams of electrical signals at some points of the integrating device.

Интегрирующее устройство (фиг.1) содержит интегратор 1 тока, компараторы 2 и 3, ключ 4, первый маспгтабный резистор 5, аналоговый вход 6, источник 7 опорного напр жени , элемент 8с двухсторонней зоной нечувствительности , второй масштабный резистор 9, делитель напр жени  на резисторах 10 и 11 со средним выводом 12, блоки 13 и 14 гальванического разделени  аналоговых сигналов, накопительный сумматор .15, выход которого  вл етс  информационным выходом 16 устройства, разв зываюш:н;й резистор 17.The integrating device (Fig. 1) contains a current integrator 1, comparators 2 and 3, a key 4, a first massed resistor 5, an analog input 6, a voltage source 7, a two-zone dead-band element 8c, a second scale resistor 9, a voltage divider resistors 10 and 11 with an average output 12, blocks 13 and 14 of galvanic separation of analog signals, a cumulative adder .15, the output of which is the information output 16 of the device, is connected to: n; th resistor 17.

Блоки 13 и 14 гальванического раделени  содержат светодиоды соответственно 18 и 19 и фотоэлектрические преобразователи 20 и 21.The electroplating units 13 and 14 contain LEDs 18 and 19, respectively, and photoelectric converters 20 and 21.

На фиг.1 дополнительно обозначены: X, - аналоговый сигнал напр жени  посто нного тока на входе 6, х напр жение источника 7 опорного напр жени ; у - сигнал на выходе 16 устройства, V, , Vj - напр жени  на неинвертирующем и инвертирующем соответственно входах компаратора 2; - напр жени  на выходах компараторов 2,3 и в точке 12 соответственно , ij токJпоступающий на вход интегратора 1 через светодиоды 18 и 19; f , f - логические сигналы на выходах преобразователей 20 и 21 блоков 13 и 14 соответственно.Fig. 1 further indicates: X, is the analog signal of the DC voltage at the input 6, x the voltage of the source 7 of the reference voltage; y is the signal at the output 16 of the device, V,, Vj is the voltage across the non-inverting and inverting respectively the inputs of the comparator 2; - voltage at the outputs of the comparators 2.3 and at point 12 respectively, ij the current J entering the input of the integrator 1 through the LEDs 18 and 19; f, f - logical signals at the outputs of the converters 20 and 21 of blocks 13 and 14, respectively.

Интегратор 1 выполнен в виде инвертирующего операционного усилител  22, между входом и выходом которого включен конденсатор 23.The integrator 1 is made in the form of an inverting operational amplifier 22, between the input and output of which is included a capacitor 23.

Накопительный сумматор 15 в простейшем случае может быть выполнен в виде счетчика 24 импульсов, раздельные счетные входы сложени  и вычитани  которого  вл ютс  входами сигналов f и f, цифровой выход - выходом накопительного сумматора соответственно .In the simplest case, the cumulative adder 15 can be made in the form of a pulse counter 24, the separate counting inputs of the addition and the subtraction of which are the signals f and f, the digital output the output of the cumulative adder, respectively.

Интегрирующее устройство работа-Integrating device work-

ет следующим образом.em as follows.

На вход 6 от внешнего источника аналогового сигнала поступает напр жение Х(, которое может иметь любую пол рность с симметричными относительно общей входной шины верхним и нижним пределами изменени .Напр жение Xj имеет посто нный знак, который далее будем считать положительным , и может задаватьс  в диапазоне от некоторого максимального значени  например 10 В, до некоторого минимального значени , например , составл ющего 0,1 от максимального значени .Input 6 from the external source of the analog signal is supplied with voltage X (which can have any polarity with upper and lower limits of change that are symmetrical with respect to the common input bus. The voltage Xj has a constant sign, which we will further consider to be positive, and can be set to range from a certain maximum value, e.g. 10 V, to a certain minimum value, e.g., 0.1 of the maximum value.

На фиг.2 приведены временные диаграммы изменений напр жений , тока г и логических сигналов , f при нескольких значени хFigure 2 shows time diagrams of voltage, current, and logic signals, f, for several values.

1 1eleven

Компаратор 3 действует как нульорган (V4 0 при х, О и V О при X , 0). Компаратор 2 совместно с ключом 4 и резистором 9 действует по отношению к напр жению V( как триггер Шмитта, порог срабатывани  которого равен х, а порог отпускани  равен нулю.Comparator 3 acts as a nullorgan (V4 0 for x, O, and V O for X, 0). The comparator 2, in conjunction with the key 4 and the resistor 9, acts in relation to the voltage V (as a Schmitt trigger, the trigger threshold of which is x, and the release threshold is zero.

При х О V 0. В интервалы времени , когда V- О, т.е. противоположно по знаку напр жению V, напр жение Vj близко к нулю, поэтому элемент 8 с двухсторонней зоной нечувствительности закрыт, и напр жение V, уменьшаетс  со скоростью, пр мо пропорциональной величине Xj., при этом ключ 4 открыт, так что V близко к нулю. При снижении напр жени  V до порога отпускани  компаратора 3 напр жение V,) становитс  отрицательным , при этом ключ 4 закрываетс , вследствие чего V становитс  равным х, а на вход интегратора 1 с выходов компараторов 2,3 через резисторы 10, 11 и последователно соединенные элемент 8 и.светодиод 18 поступает отрицательный ток i, который в дес тки или в сотни раз превышает по абсолютной величине ток, поступающий на вход интегратора с входа 6 через резистор 5, вследствие чего V, быстро увеличиваетс  со скоростью, пр мо пропорциональной абсолютной величине тока i и обратно пропорциональной ем .К0СТИ конденсатора 23. При увеличе нии напр жени  V, до порога срабатывани  комйаратора 3, равного х напр жение V снова становитс  пол жительным, далее описанные процессы изменений напр жений V,-V,и тока i циклически повтор ютс , при этом на выходе блока 13 гальванического разделени  периодически возникают импульсы сигнала f с ло гическими уровн ми О и Г.при отсутствии и наличии тока i ветственно, длительность t ши сотни раз меньше рых в дес тки значени  Т , - периода следовани  (на фиг.2 дл  повышени  нагл дности чертежа длительности импульсов t, t по сравнению с значени ми периодов значительно увеличины). При этом же значении Е2 напр же ни  Х-, но при уменьшенном в два раза значении х, напр жени  на интервале времени от t, до tj устрой ство действует, как описано выше. этом длительности t импуль (t ц, - , ) изменились , „., периоды Т 2 их следовани  больше, ч Т,, примерно в два раза, за счет т го, что скорость V, уменьшени  напр жени  в интервалах времени,когда , в два раза меньше, чем была при X,. Е,. При уменьшенном в два раза значе НИИ Х2 напр жени  на интервале от .t до t устройство работает, как описано выше, но порог срабатывани  компаратора 3 в раза меньше, вследствие чего в два раза меньше .как перио 5 Т, так и длительности tjj.j импульсов, чем до момента времени tci. Таким образом, при х , О устройство Создает на выходе разделител  13импульсы сигнала , частота сле довани  которых при указанном большом отношении периода к длительности импульса почти точно пр мо пропо циональна величине х , напр жени  и обратно пропорциональна величине х напр жени , при этом на выходе блока гальванического разделени  14имеет место уровень О, Если X, О, что показано на диаг раммах (фиг.2), после момента t, V О, при увеличении напр жени  V, до порога срабатывани  компаратора 3, равного Xj, напр жение V стано394 витс  положительным, при этом ключ 4 открываетс , вследствие чего V становитс  равным нулю, а на вход интегратора 1 с выходов компараторов 2,3 через резисторы 10,11 и последовательно соединенные элемент 8 и .светодиод 19 поступает положительный ток i, приблизительно равньш по абсолютной величине указанному ранее току i, вследствие чего V, быстро уменьшаетс  со скоростью, пр мо пропорциональной емкости конденсатора 23. При уменьшении напр жени  V| до порога отпускани  компаратора 3, приблизительно равного нулю. напр жение V снова становитс  отрицательным , далее описанные процессы изменений напр жений и тока i циклически повтор ютс , при этом на выходе блока 14 гальвагпгческого разделени  периодически возникают импульсы логического сигнала f с логическими уровн ми О и 1 при отсутствии и наличи  тока i соответственно , частота следовани  которых f по аналогичным, рассмотренным выше причинам почти точно пр мо пропорциональна абсолютной величине X , напр жени  и обратно пропор4 ° - напр жению Xj, , при этом на13 имеет место уровень выходе блока О. Импульсы с выходов блоков 13 и 14 гальванического разделени  поступают на соответствующие входы накопительного сумматора, которые формирует выходной информационный сигнал интегрирующего устройства. Дл  расширени  функциональных возможностей интегрирующее устройство дополнительно может быть снабжено входами логического управлени , HB- л ющимис  соотБетствуюш 1ми дополнительными управл ющими входами накопительного сумматора 15, который в этом случае может быть известным образом снабжен дополнительными логическими схемами в цеп х передачи сигналов с информационных входов -сигналов f, f на входы счетчика 24, другие входы которых  вл ютс  управл ющими входами накопительного сумматора 15, который может быть также дополнительно известным образом снабжен схемами цифрово - го ограничени  выходного сигнала .When x O V 0. In the time intervals when V is O, i.e. opposite in sign to voltage V, voltage Vj is close to zero, so element 8 with a two-sided deadband is closed, and voltage V decreases with a speed directly proportional to Xj., while key 4 is open, so V is close to to zero. When the voltage V decreases to the threshold of the comparator 3 release, the voltage V,) becomes negative, while the key 4 closes, as a result of which V becomes equal to x and to the input of the integrator 1 from the outputs of the Comparators 2.3 via resistors 10, 11 and series-connected element 8 and the LED 18 receive a negative current i, which is tens or hundreds of times greater than the absolute value of the current supplied to the input of the integrator from input 6 through resistor 5, as a result of which V increases rapidly with a speed directly proportional to the absolute value The current i is inversely proportional to .K0STI of the capacitor 23. As the voltage V increases, up to the response threshold of the switch 3 equal to x voltage V again becomes positive, then the described processes of voltage variation V, -V, and current i cyclically are repeated, while at the output of the galvanic separation unit 13 periodically pulses of the signal f occur with logical levels O and G. In the absence and presence of current I, the duration t is one hundred times smaller than the в in T values, the follow-up period ( 2 to enhance naga the duration of the pulses t, t compared with the values of the periods significantly increased). With the same value of E2, the voltage is either x or not, but when the value of x is reduced two times, the voltage across the time interval from t to tj, the device operates as described above. In this duration, t pulse (t,, -,) has changed, "., the periods T 2 of their following are greater, h T" by about two times, due to the fact that the velocity V decreases in voltage in the time intervals when, two times less than it was at X ,. E ,. When the voltage of the research institute X2 is reduced by two times in the interval from .t to t, the device works as described above, but the threshold of the comparator 3 is half as long, resulting in two times less than the period of 5 T and the duration tjj. j pulses than before time tci. Thus, at x, O, the device creates at the output of the separator 13 signal pulses, the frequency of which, at the specified large period-to-pulse duration ratio, is almost exactly proportional to x, voltage, and inversely proportional to x voltage, while output the galvanic separation unit 14 has a level O, If X, O, as shown in the diagrams (Fig. 2), after the time t, V O, with an increase in voltage V, up to the trigger threshold of the comparator 3, equal to Xj, voltage V has become 394 Wits positive, the key 4 opens, as a result of which V becomes equal to zero, and the input of integrator 1 from the outputs of the comparators 2.3 through resistors 10.11 and the series-connected element 8 and LED 19 receives a positive current i approximately equal in magnitude to the previously indicated current i, as a result of which V, decreases rapidly at a rate directly proportional to the capacitance of the capacitor 23. As the voltage decreases, V | up to the release threshold of the comparator 3, approximately equal to zero. the voltage V becomes negative again, the processes of voltage and current i that are described below cyclically repeat, and at the output of the galvangic separation unit 14 periodically pulses of the logical signal f occur with logic levels O and 1 in the absence and presence of current i, respectively, the frequency following which, for similar reasons considered above, the following is almost exactly proportional to the absolute value of X, the voltage, and inversely proportional to 4 ° - to the voltage Xj, while the output level of the block O takes place at 13. Imp. The pulses from the outputs of blocks 13 and 14 of the galvanic separation are fed to the corresponding inputs of the cumulative adder, which forms the output information signal of the integrating device. In order to expand the functionality, the integrating device can additionally be equipped with logic control inputs, HB-ling with corresponding 1 additional control inputs of accumulative adder 15, which in this case can be equipped with additional logic circuits in the signal transmission circuits from information inputs -signals f, f to the inputs of the counter 24, the other inputs of which are the control inputs of the cumulative adder 15, which may also be known It is supplied with digital output limiting circuitry.

Claims (1)

Формула изобретени  Интегрирующее устройство, содержащее интегратор тока, вход которого через первьй масштабный резистор соединен синформационным входом устройства, а выход подключен к первому входу первого компаратора,второй компаратор, первьй вход которого соединен с общей входной шиной устройства, накопительньй сумматор, первый и второй блоки гальванического разделени  аналоговых сигналов, .каждый из которых выполнен на оптроной паре и подключен выходом к соответствующему входу накопительного сумматора, элемент с двусторонней зоной нечувствительности, выполненный на.двуханодном стабилитроне, источник опорного напр жени  и масштабные резисторы, отличающеес  тем, что, с целью повыvшeни  точности интегрировани  и упощени  устройства, в него введены ключ и резистивный делитель напр жени , включенный между выходами компараторов, причем второй вход первого компаратора подключен через второй масштабный резистор к источнику опорного напр жени  и соединен с общей входной шиной устройства через ключ, управл ющий вход которого подключен к выходу первого компаратора , второй вход второго компаратора соединен с информационным . входом устройства, средний вывод резистивного делител  напр жени  -соединен с первым выводом элемента с двусторонней зоной нечувствительности , между вторым выводом которого и входом интегратора тока включены параллельно-встречно соединенные светодиоды оптронных пар блоков гальванического разделени  аналоговых сигНалов .An integrating device containing a current integrator, whose input through the first large-scale resistor is connected to a synformational input of the device, and the output is connected to the first input of the first comparator, the second comparator, the first input of which is connected to the common input bus of the device, a cumulative adder, the first and second galvanic blocks separation of analog signals, each of which is made on an optocoupler pair and connected by an output to the corresponding input of a cumulative adder, an element with two-sided It has a dead zone, made on a two-channel Zener diode, a reference voltage source and large-scale resistors, characterized in that, in order to improve the integration and simplification of the device, a key and a resistive voltage divider connected between the outputs of the comparators are inserted, the second input the first comparator is connected via the second large-scale resistor to the source of the reference voltage and connected to the common input bus of the device via a key, the control input of which is connected to the output of the first comparator Ator, the second input of the second comparator is connected to the information. the input of the device, the average output of the resistive voltage divider is connected to the first output of the element with a two-sided deadband, between the second output of which and the input of the current integrator are connected parallel-opposite connected LEDs of the optocouplers of the galvanic separation of analog signals. П  P 3 T7 T-g3 T7 T-g