SU1196906A1 - Integrator - Google Patents

Abstract

ИНТЕГРАТОР, содержащий основной операционный усилитель,неинвентирующий вход которого подключен через первый масштабный резистор к шине нулевого потенциала, а инвентирующий вход через интегрирующий конденсатор - к выходу основного операционного усилител , который  вл етс  выходом интегратора, соединенные последовательно первый и второй ключи , включенные между информационным входом интегратора и шиной нулевого потенциала, третий ключ, подключенный первым выводом к выходу основного операционного усилител ,инверти-рующий вход которого через второй масштабный резистор подключен к общему выводу первого и второго ключей , причем управл ющие входы второго и третьего ключей непосредственно , а управл ющий вход первого ключа через инвертор подключены к управ-. л ющему входу интегратора, о т л и ч а ющи и с  тем, что, с целью повышени  точности интегрировани , в него введены четвертый ключ, разделительный диод, третий масштабный резистор и дополнительный операцион§ ный усилитель, инвертирующий вход которого подключен к инвертирующему сл входу основного операционного усилител  и через последовательно соединенные разделительный диод и третий масштабньй резистор - к своему выходу , а неинвентирующий вход подключен к второму выводу третьего ключа и через четвертый ключ - к пш- :о не источника питани , при этом управ3 л ющий вход четвертого ключа подклю чен к выходу инвертора. . . 35INTEGRATOR containing the main operational amplifier, the noninventing input of which is connected via the first large-scale resistor to the zero potential bus, and the vent input through the integrating capacitor to the output of the main operational amplifier, which is the output of the integrator, connected in series to the first and second keys between the information input integrator and zero potential bus, the third key connected by the first output to the output of the main operational amplifier, inverting input through the second scale resistor is connected to the common output of the first and second keys, and the control inputs of the second and third keys directly, and the control input of the first key through the inverter connected to the control-. to the integrator's input, which is so that, in order to increase the integration accuracy, a fourth key, a separating diode, a third large-scale resistor and an additional operational amplifier, whose inverting input is connected to the inverting layer to the input of the main operational amplifier and through the series-connected separating diode and the third large-scale resistor to its output, and the noninventing input is connected to the second output of the third key and through the fourth key to the psh-: o not the source n This means that the control input of the fourth switch is connected to the output of the inverter. . . 35

Description

1 Изобретение относитс  квычислительной технике и может быть исполь зовано в устройствах с периодически интегрированием, где требуютс  инте граторы со сбросом. Цель изобретени  - повышение точ ности интегрировани  за счет снижени  остаточного напр жени  на интег руиицем конденсаторе. На чертеже представлена структур на  схема предлагаемогоинтегратора Интегратор содержит основной операционный усилитель 1, информационный 2 и управлЯкшщй 3 входы интегратора , четыре ключа А-7, три масштабных резистора 8-10, интегрируюцщй конденсатор 11, инвертор 12, разделительный диод 13, дополнитель ный операционный усилитель 14. Интегратор работает следующим об разом. При подаче на управл ющий вход 3 положительного напр жени  на вьлсоде инвертора 12 формируетс  нулевой си нал, замыкаю1ций ключи 4 и 7, ключи 5 и 6 при этом разомкнуты. Напр жение источника положительной пол рности через замкнутый ключ 7 подаетс  на инвертирующий вход дополнительного операционного усипител  14. На его выходе устанавливаетс  максимальное положительное выходное напр жение. Диод 13 закрываетс , так как подключен анодом к инвертирующему входу основного операционного усилител  1, имеющему всегда нулевой потенциал. Ток зар да конденсатора 11 протекает от информационногQ входа 2 через замкнутый ключ 4 и резистор 9. Величина тока определ етс  значением входного напр жени  и сопротивлением резистора 9. При зтом фор 061 мируетс  выходное напр жение интегратора отрицательной пол рности. При по влении нулевого сигнала на управл ющем входе 3 ключи 4 и 7 разомкнутс , а ключи 5 и 6 замкнутс . Выходное напр жение основного операционного усилител  1 вызывает по вление максимального выходного напр жени  на дополнительном операционном усилителе 14 (выводы конденсатора 1 1 оказываютс  подключенными к входам дополнительного операционного усилител  14). По вл етс  ток перезар да конденсатора 11 через диод 13 и резистор 10, определ емый величиной выходного напр жени  дополнительного операционного усилител  14 и сопротивлением резистора 10. При перезар де величина отрицательного напр жени  интегратора уменьшаетс , а выходное напр жение дополнительного операционного усилител  14 остаетс  неизменным до тех пор, пока напр жени  на входах дополнительного операционного усилител  14 не сравн ютс . При равенстве напр жений на инвертирующем и неинвертирующем входах дополнительного операционного усилител  14 его выходное напр жение становитс  положительньм , а диод 13 закрываетс  и перезар д конденсатора 11 прекращаетс . На выходе интегратора напр жение равно 0. Точность установки напр жени  разр да интегратора определ етс  дрейфом дополнительного операционного усилител  14 и сопротивлением замкнутого ключа 6. При необходимости интегрировани  сигналов отрицательной пол рности в устройстве необходимо изменить пол рность включени  диода и использовать источник отрицательной пол рности .1 The invention relates to computing techniques and can be used in devices with periodically integrating where integrators with reset are required. The purpose of the invention is to improve the integration accuracy by reducing the residual voltage of the integrator capacitor. The drawing shows the structures of the proposed integrator The integrator contains the main operational amplifier 1, information 2 and control 3 inputs of the integrator, four switches A-7, three large-scale resistors 8-10, integrated capacitor 11, inverter 12, isolation diode 13, additional operational amplifier 14. The integrator works as follows. When a positive voltage is applied to the control input 3, zero voltage is formed on the inverter 12 voltage, the keys 4 and 7 are closed, the keys 5 and 6 are open. The voltage of the source of positive polarity through the closed key 7 is supplied to the inverting input of the additional operational amplifier 14. At its output a maximum positive output voltage is set. The diode 13 is closed because it is connected by an anode to the inverting input of the main operational amplifier 1, which always has a zero potential. The charge current of the capacitor 11 flows from the information input2 of the input through a closed switch 4 and a resistor 9. The current is determined by the value of the input voltage and the resistance of the resistor 9. At this form 061, the output voltage of the negative polarity integrator is generated. When a zero signal appears at control input 3, keys 4 and 7 are open and keys 5 and 6 are closed. The output voltage of the main operational amplifier 1 causes the maximum output voltage to appear on the additional operational amplifier 14 (the capacitor 1 leads 1 are connected to the inputs of the additional operational amplifier 14). The capacitor 11 recharge current appears through diode 13 and resistor 10, determined by the magnitude of the output voltage of the additional opamp 14 and the resistance of the resistor 10. When recharging, the magnitude of the negative voltage of the integrator decreases, and the output voltage of the additional opamp 14 remains constant until the voltage at the inputs of the additional op amp 14 compares. When the voltages on the inverting and non-inverting inputs of the additional opamp 14 are equal, its output voltage becomes positive, and the diode 13 closes and the recharging of the capacitor 11 stops. At the integrator output, the voltage is 0. The accuracy of the voltage setting of the integrator is determined by the drift of the additional operational amplifier 14 and the resistance of the closed key 6. If it is necessary to integrate negative polarity signals in the device, it is necessary to change the polarity of turning on the diode and use a source of negative polarity.

XX

Claims (1)

ИНТЕГРАТОР, содержащий основной операционный усилитель,неинвентирукиций вход которого подключен через первый масштабный резистор к шине нулевого потенциала, а инвентирующий вход через интегрирующий конденсатор - к выходу основного операционного усилителя, который является выходом интегратора, соединенные последовательно первый и второй ключи, включенные между информационным входом интегратора и шиной нулевого *5 потенциала, третий ключ, подключен ный первым выводом к выходу основного операционного усилителя,инвертирующий вход которого через второй масштабный резистор подключен к общему выводу первого и второго ключей, причем управляющие входы второго и третьего ключей непосредственно, а управляющий вход первого ключа через инвертор подключены к управ-, ляющему входу интегратора, о т л и ч а ющи й с я тем, что, с целью повышения точности интегрирования, в него введены четвертый ключ, разделительный диод, третий масштабный резистор и дополнительный операционс ный усилитель, инвертирующий вход $ которого подключен к инвертирующему входу основного операционного усилителя и через последовательно соединенные разделительный диод и третий масштабный резистор - к своему выходу, а неинвентирующий вход подключен к второму выводу третьего ключа и через четвертый ключ - к ши- не источника питания, при этом управляющий вход четвертого ключа подключен к выходу инвертора.An INTEGRATOR containing a main operational amplifier, the non-inventing input of which is connected through the first scale resistor to a bus of zero potential, and the input input through an integrating capacitor is connected to the output of the main operational amplifier, which is the output of the integrator, the first and second keys connected in series, connected between the information input of the integrator and a bus of zero potential * 5, the third key connected by the first output to the output of the main operational amplifier, inverting the input of A second through a large-scale resistor is connected to the common output of the first and second keys, the control inputs of the second and third keys being directly connected to the control input of the first key connected to the control input of the integrator through an inverter. that, in order to increase the integration accuracy, a fourth key, an isolation diode, a third scale resistor and an additional operational amplifier are introduced into it, the inverting input $ of which is connected to the inverting input of the main operational amplifier Pouring and through a series-connected isolation diode and a third scale resistor to its output, and the non-inverting input is connected to the second output of the third key and through the fourth key to the bus of the power source, while the control input of the fourth key is connected to the inverter output. SU .,„1196906 >SU., „1196906>