SU1267296A1 - Device for suppressing harmonic interference in information signal - Google Patents
Device for suppressing harmonic interference in information signal Download PDFInfo
- Publication number
- SU1267296A1 SU1267296A1 SU853882071A SU3882071A SU1267296A1 SU 1267296 A1 SU1267296 A1 SU 1267296A1 SU 853882071 A SU853882071 A SU 853882071A SU 3882071 A SU3882071 A SU 3882071A SU 1267296 A1 SU1267296 A1 SU 1267296A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- input
- signal
- integrator
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
Изобретение относится к технике измерений и может быть использовано в контрольно-измерительном оборудовании для подавления гармонической помехи'с частотой сети при регулировке или подгонке сопротивления резисторов в производственных условиях.The invention relates to a measurement technique and can be used in instrumentation to suppress harmonic interference with the network frequency when adjusting or adjusting the resistance of resistors in a production environment.
Цель изобретения - повышение точности и быстродействия подавления гармонической помехи в информативном сигнале с изменяющейся амплитудой.The purpose of the invention is to increase the accuracy and speed of suppression of harmonic noise in an informative signal with a changing amplitude.
На фиг. 1 приведена блок-схема устройства^ на фиг. 2 - временные диаграммы, поясняющие его работу.In FIG. 1 is a block diagram of a device ^ in FIG. 2 is a timing diagram explaining its operation.
Устройство содержит последовательно соединенные входную клемму 1, первый 2^ второй 3 и третий 4 интеграторы, блок 5 управления, первый вход которого соединен с выходом блока 6 выделения полупериода помехи, а второй выход - с первым входом элемента 7 совпадения, второй вход которого соединен с выходом генератора 8 стабильной частоты, счетчик 9, первый 10 и второй 11 запоминающие блоки, аналоговый сумматор 12, последовательно соединенные первый 13, второй 14, третий 15 и четвертый 16 одновибраторы, блок 17 формирования низковольтного гармонического напряжения с частотой сети.The device contains a series-connected input terminal 1, the first 2 ^ second 3 and third 4 integrators, a control unit 5, the first input of which is connected to the output of the interference half-extraction block 6, and the second output is connected to the first input of the coincidence element 7, the second input of which is connected to the output of the generator 8 is a stable frequency, counter 9, first 10 and second 11 memory blocks, an analog adder 12 connected in series to the first 13, second 14, third 15 and fourth 16 single vibrators, block 17 forming a low-voltage harmonic voltage eniya with the mains frequency.
На фиг. 2 приняты обозначения: 18 - форма сигнала сетевой помехи Un на входной клемме 1; 19 - форма информативной составляющей Ux входного сигнала на входной клемме 1; 20 - форма импульсов на выходе счетчика 9; 21-24 - формы импульсов на выходах одновибраторов 13-16,In FIG. 2, the designations are accepted: 18 - waveform of the network interference U n at the input terminal 1; 19 is a form of the informative component U x of the input signal at the input terminal 1; 20 - pulse shape at the output of the counter 9; 21-24 - pulse shapes at the outputs of single vibrators 13-16,
Устройство работает следующим образом.The device operates as follows.
Входной сигнал, поступающий на входную клемму 1, представляет собой сумму гармонической помехи Un и информативной составляющей U,, амплитуда которой изменяется в процессе подавления помехи. Время тактов интегрирования - величина постоянная, . .. 1The input signal supplied to input terminal 1 is the sum of the harmonic interference U n and the informative component U, whose amplitude changes during the suppression of interference. Integration cycle time - constant value,. .. 1
т.е. th. =th_. . Начало так. 'ι-l, 2 тов интегрирования смещено относительно моментов времени, когда Uh = = 0 из-за наличия фазового сдвига между напряжением сети и помехи. Однако, так как их частоты равны, величина сдвига дС постоянна в каждом такте. Формирование.тактов интегрирования осуществляется так же, как и в известном устройстве. По окончании такта напряжение на выходе интегратора 4 описывается выражением: 'those. t h . = t h _. . The beginning is like that. 'ι-l, 2 items of integration is shifted relative to time instants when U h = = 0 due to the presence of a phase shift between the mains voltage and the interference. However, since their frequencies are equal, the shift in dC is constant in each cycle. The formation of integration steps is carried out in the same way as in the known device. At the end of the cycle, the voltage at the output of the integrator 4 is described by the expression: '
U Л = К + К Ux . , где К - коэффициент передачи входного сигнала на выход интегратора 4; ~~~U L = K + K U x . where K is the transmission coefficient of the input signal to the output of the integrator 4; ~~~
KUn. — составляющая выходного напряжения интегратора 4, пропорциональная площади S, (фиг. 2, 18);KU n . - component of the output voltage of the integrator 4, proportional to the area S, (Fig. 2, 18);
KUX,_^- составляющая выходного напряжения интегратора 4, пропорциональная площади S, (фиг. 2, 19).KU X , _ ^ - component of the output voltage of the integrator 4, proportional to the area S, (Fig. 2, 19).
Очевидно, что .It's obvious that .
lb. = Ux. + йЦх. +ШХ. .·lb. = U x . + yc x . + W X. . ·
В случае подавления помехи в информативной системе при подгонке резистора перед моментом окончания подгонки, имеет место следующее соотношение:In the case of suppression of noise in an informative system when fitting a resistor before the end of fitting, the following relationship holds:
ДЦХ. « ΔϋΧ1ν4 ъ Дих;-2 тогда un._2 = KU„ii2 + к[их. + 2 4UX.J..DC X. "Δϋ Χ1ν4 b Di x; - 2 then u n ._ 2 = KU„ ii2 + к [and х . + 2 4U X .J ..
По окончании такта с задержкой, определяемой одновибратором 13, по сигналу с одновибратора 14 в запоминающем блоке 11 запоминается инверсное значение напряжения с выхода запоминающего блока 10. После этого по сигналу с одновибратора 15 в запоминающем блоке 10 запоминается напряжение Un;_z, а затем по сигналу с одновибратора 16 производится разряд интегратора 4. По окончании такта tn,_, на выходе интегратора 4 появляется сигналAt the end of the clock cycle with a delay determined by the single-shot 13, the signal from the single-shot 14 in the storage unit 11 stores the inverse value of the voltage from the output of the storage unit 10. After that, the signal from the single-shot 15 in the storage unit 10 stores the voltage Un ; _ z , and then the signal from the one-shot 16 produces the discharge of the integrator 4. At the end of the cycle tn, _, a signal appears at the output of the integrator 4
Так же как и в предыдущем случае в запоминающем блоке 11 запоминается инверсное значение напряжения с выхода запоминающего блока 10,которое в этот момент равно ϋΠί_2, а затем в запоминающий блок 10 записывается новое значение напряжения, равноеAs in the previous case, the inverse voltage value from the output of the storage unit 10, which at that moment is equal to ϋ Πί _ 2 , is stored in the storage unit 11, and then a new voltage value equal to
В это же время напряжение на вы- Ю ходе аналогового сумматора 12At the same time, the voltage at the output of the analog adder 12
- ки„н , где К{, Кг, К3 - весовые коэффициен- 15 ты аналогового сумматора 12.- ki „ n , where K { , K g , K3 are the weighting factors of 15 of the analog adder 12.
Весовые коэффициенты К. = 1,' К2 = = Kj = 0,5. С учетом значений весовых коэффициентов выражение для 20Weighting factors K. = 1, 'K 2 = = Kj = 0.5. Given the values of the weights, the expression for 20
Uftbix.i принимает вид:Uftbix.i takes the form:
UbwxA =(KUn. + кич ) + + (0,5KUhiM + 0,5KUXi + + 0,5Κδ11Χ; ) - (0,5KUh;_2 + 25 + 0,5KUt. +K4U4).U bwxA = (KU n . + Ki h ) + + (0.5KU hiM + 0.5KU Xi + + 0.5Κδ11 Χ; ) - (0.5KU h; _ 2 + 25 + 0.5KU t . + K4U 4 ).
Поскольку S’. = S2 = S'3 , то КЦц = = -КиП; = KUi-г · Проведя простое преобразование, получают выражение для иьых на выходе сумматора 12 для 30 момента времени tv· в виде:Since S '. = S 2 = S ' 3 , then KTs = -Ki P; = KUi-g · Having carried out a simple transformation, we obtain the expression for u at the output of the adder 12 for the 30 time instant t v · in the form:
иЬь,х.1 = KUX. - 0,5K.4Ux. .and b , x.1 = KU X. - 0.5K. 4U x . .
Очевидно, что значения выходного напряжения сумматора 12 в моменты времени t3, Ц.....tL_2 , ti., , tL, ... th также определяются этим общим выражением.Obviously, the values of the output voltage of the adder 12 at times t 3 , C ..... t L _ 2 , ti.,, T L , ... t h are also determined by this general expression.
При использовании предлагаемого 40 устройства для контроля подгонки резисторов значение ступени изменения информативной составляющей определяется единичным воздействием режу щего инструмента на подгоняемый резистор, т.е. изменением сопротивления резистора на AR.When using the proposed 40 device for controlling the fitting of resistors, the value of the step of changing the informative component is determined by the unit exposure of the cutting tool to the adjustable resistor, i.e. by changing the resistance of the resistor to AR.
Поскольку сигнал на запуск или остановку режущего инструмента подается по результату анализа выходного напряжения данного устройства, один лишний импульс, который разрешается при нахождении выходного напряжения в зоне неопределенности последующего анализирующего прибора, · вызывает перерез резистора в известном устройстве на величину AR, в то время как при использовании предлагаемого устройства погрешность подгонки составляет +^-^. Увеличение быстродействия достигается тем, что данные о значении информативной составляющей входного сигнала получаются после каждого полутакта интегрирования, в то время как в известном устройстве - после окончания всего такта преобразования.Since the signal to start or stop the cutting tool is given by analyzing the output voltage of this device, one extra pulse, which is allowed when the output voltage is in the uncertainty zone of the subsequent analyzing device, · causes the resistor in the known device to cut by the value of AR, while at Using the proposed device, the error of adjustment is + ^ - ^. The increase in performance is achieved by the fact that data on the value of the informative component of the input signal is obtained after each integration half-cycle, while in a known device, after the end of the entire conversion clock.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853882071A SU1267296A1 (en) | 1985-04-08 | 1985-04-08 | Device for suppressing harmonic interference in information signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853882071A SU1267296A1 (en) | 1985-04-08 | 1985-04-08 | Device for suppressing harmonic interference in information signal |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1267296A1 true SU1267296A1 (en) | 1986-10-30 |
Family
ID=21172344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853882071A SU1267296A1 (en) | 1985-04-08 | 1985-04-08 | Device for suppressing harmonic interference in information signal |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1267296A1 (en) |
-
1985
- 1985-04-08 SU SU853882071A patent/SU1267296A1/en active
Non-Patent Citations (1)
Title |
---|
Соколов В.Н. и др. Анализ мето дов помехозащищенности аналого-цифровых интегрирующих преобразователе в системах передачи информации. Приборы и системы управлени , 1977, № 2, с. 26-28. Шл ндин В.М. Цифровые измеритель ные устройства. - М.: Высша школа, 1981, с. 70, рис. 1.28. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU583691B2 (en) | Phase-locked loop coefficient generator for a filter arrangement having a non-rational ratio between input and output sampling frequencies | |
AU561070B2 (en) | Decimation filter | |
AU3738485A (en) | Interpolating filter arrangement with irrational ratio between the input and the output sampling frequencies | |
US4450443A (en) | Position transducer for digital systems | |
GB2143958A (en) | Tracking filter for sensing dc content in an ac waveform | |
US4363099A (en) | Method and system for measuring frequency deviation of low frequency signals | |
SU1267296A1 (en) | Device for suppressing harmonic interference in information signal | |
CA2084323A1 (en) | Speech signal encoding system capable of transmitting a speech signal at a low bit rate | |
EP0535124B1 (en) | Analog-to-digital converter | |
EP0128492B1 (en) | Method of measuring the d.c. level of the output of an a.c.-to-d.c. power converter | |
SU886270A1 (en) | Device for regulating measuring channel transmission coefficient | |
SU1363425A1 (en) | Frequency multiplier | |
SU803111A1 (en) | Frequency-modulated signal quality detector | |
RU2040116C1 (en) | Device for measuring and regulation of signal delay time in circuits for transmission tonal frequency channel | |
SU1182414A1 (en) | Apparatus for separation of alternating voltage direct component | |
SU871151A2 (en) | Amplitude differential zero element | |
SU917171A1 (en) | Digital meter of time-to-time interval ratio | |
SU1377761A1 (en) | Method of transforming frequency transient process to voltage function | |
SU1649572A1 (en) | Computing unit for calculation of time interval relation | |
SU1061267A1 (en) | Device for measuring error probability of regenerator of digital transmission system | |
SU1429300A1 (en) | Shaper of calibrated time intervals | |
SU1575275A1 (en) | Method of controlling phase shift of pulses | |
RU1817039C (en) | Phase-to-code converting method | |
SU1053079A1 (en) | A.c. voltage stabilizer | |
SU930653A1 (en) | Integrator |