Пр мые выходы основных триггеров 5 блою руют прохождение входных сигналов через все вторые элементы И 4, кроме первого, что обеспечиваетс наличием в цепи обратной св зи от и-го мента И 4, второй вход каждого из которых соединен с соответствующим выходом блока ввода и с соответствующим входом второго элемента ИЛИ 7, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15, второй вход которого подключен к выходу второго формировател 11, третий вход первого из вторых элементов И соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, третий вход каждого последующего из вторых элементов И соединен, с пр мым выходом предыдущего основного триггера и с соответствующим входом блока 9 индикации , выход первого элемента ИСКЛЮЧАТ ЦЕЕ ИЛИ 14 соединен с дополнительным входом блока 9 индикации, выходы вторых элементов И соединены с соответствующими входами первого элемента ИЛИ 6, причем выходы блока 8 пам ти вл ютс вторыми выходами 17 устройства, выход третьего элемента И 1 2 вл етс третьим выходом 18 устройства, выход второго элемента ИСКЛЮЧАЩЕЕ ИЛИ 15 вл етс четвертым выходом 19 устройства, а информационными входами устройства вл ютс соответствующие входы 20 блока 1 ввода, который содержит N формирователей 21, входы и выходы каждого из которых соединены соответственно с соответствующими входами и выходами блока 1 ввода. В состав устройства входит блок 8 пам ти (фиг.2), который содержит регистр 22 с параллельным вводом информации и дифференцирующую цепь 23, вход которой соединен с управл ющим входом блока 8 пам ти, информационные входы регистра 22 соединены с информационными входами блока 8 пам ти , выходы регистра 22 подключены к выходам блока 8 пам ти, а выход дифференцирующей цепи 23 соединен с тактовым входом регистра 22. Устройство работает следующим образом . Исходное состо ние устройства задаетс импульсом установки исходного 312 основного триггера 5 к первому из вторых элементу И 4.1 первого элемента ИСКЛОЧАПГДЕЕ ИЛИ 14, управл емого дополнительным триггером 13. В исходном состо нии этот элемент инвентирует потенциал пр мого выхода h-го триггера. Первые элементы И 2 заблокированы потенциалами пр мых выходов основных триггеров 5, поэтому на первых 3 сигналы отсутствуют. До прихода импульса на первый вход блока 1 ввода импульсы, приход щие на остальные входы блока 1 ввода не измен ют состо ние основных и вспомогательных триггеров. В то же .врем они проход т через второй элемент ИЛИ 7, вызывают изменение потенциала на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ШШ 15 и соответственно на четвертом выходе 19 устройства, тем самым информиру о наличии сбо по входным шинам. Это, однако, не вызывает по вление сигнала Прерывание н-а третьем выходе 18 устройства, так как третий элемент И 12 закрыт потенциалом с пр мого выхода дополнительного триггера 13. В блоке 8 пам ти происходит запись состо ни входных шин по сигналу Сбой. При приходе сигнала на первый вход блока 1 ввода входной сигнал поступает на вход первого из вторых элемента И 4.1, с выхода которого он поступает на информационный вход первого из основных триггеров 5. Тот же сигнал,прошедший через первый элемент ИЛИ 6, поступает на тактовые входы основных триггеров. Таким образом, происходит установка первого из основных триггера 5.1 в состо ние 1. , Сигнал с пр мого выхода этого триггера разрешает прохождение входного сигнала через первый элемент И 2.1 на выход устройства и подготавливает к работе второй из вторых элемент И 4.2. Потенциал с инверсного выхода первого из основных триггера 5.1, перейд из состо ни 1 к О, блокирует дальнейшее прохождение сигнала через первый из вторых элемент И 4.1. В момент прохождени полезного сигнала на четвертом выходе .19 устройства не вырабатываетс сигнал Сбой, так как на выходах второго элемента ИЛИ 7 и второго формирова тел 11 образуетс одинаковый потенциал . 5 Одновременно с переключением первого из основных триггеров переключаетс и дополнительный триггер 13. Его пр мой выход разблокирует третий элемент И 12, а инверсный выход переводит первый элемент ИСКЛЮЧАЩЕЕ ИЛИ 14 в режим работы повторител . При поочередном приходе входных им пульсов на входы блока 1 ввода происходит последовательное переключе .ние основных триггеров 5, она логичное описанному, что позвол ет получить на выходах устройства последовательность импульсов, совпадающую с входной. Состо ние основных триггеров 5 фиксируетс блоком 9 индикации . При несвоевременном приходе сигнала по какому-либо из входов он не может поступить на вход первого элемента ИЛИ 6 и соответствующую выходную шину, так как вторые элементы И 4 оказываютс заблокированными соответствующими основными триггерами. Этот ложный сигнап, пройд через второй элемент ИЛИ 7, вызывает по вление на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 единичного сигнала, информирующего о сбое в канале. Состо ние входов фиксируетс в блоке 8 пам ти. Однако сигнал Прерьгоание не вьфабатываетс до тех пор, пока не окончитс блокирующее действие выходного сигнала первого формировател 10, запущенного предыдущим, своевременно пришедшим импульсом. Длительность сигнала первого формировател 10 выбираетс пользователем из услови , что она больше максимально ожидаемого интервала между вход- ными импульсами соседних каналов. Если за указанное врем очередной ожидаемый импульс по вл етс , он снимает сигнал Сбой. и подтверждает запуск первого формировател 10 на оче-i редкой период. В противном случае по окончании выходного сигнала формировател на третьем выходе 18 Прерьгеание по вл етс сигнал, информирующий об устойчивом нарушении в контролируемой последовательности. В случае устойчивого отсутстви импульсов по одному из каналов устройство восприиимает следукнцие за ним импульсы как помеху, и происходит процесс, аналогичный описанному. Если в какой-либо момент времени в очередной канал приходит импульс. устройство снимает сигналы Сбой и Прерывание и продолжает процесс контрол . .Анализ сбо можно провести, сравнива информацию из блока 8 пам ти . с состо нием блока 9 индикации. Формула изобретени 1, Устройство дл контрол последовательности импульсов и фильтрации помех, содержащее блок ввода, N первых элементов И, выходы которых вл ютс первыми выходами устройства N вторых элементов И, выход каждого из которых соединен с информационным входом -соответствующего основного триггера, входы обнулени которых со единены, первый и второй элементы ИЛИ, блок пам ти, блок индикации, первый и второй формирователи, третий элемент И и дополнительный триггер , отличающеес тем, что, с целью расширени функциональных возможностей путем обеспечени возможности фильтрации помех и фикса ции сбойной ситуации, в него введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход первого из которых соединен с инверсным выходом дополни тельного триггера, вход обнулени ко торого соединен с входами обнулени ОСНОВН.ЫХ триггеров и подключен к вхо ду обнулени устройства, тактовый вход подключен к тактовым входам основных триггеров, соединен с выходом первого элемента ИЛИ и с входами пер вого и второго формирователей, пр мой выход дополнительного триггера соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого формировате л , а третий вход подключен к выходу второго элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ и к управл ющему входу блока пам ти, информационные входы которого соединены с соответствующими входами блока ввода и с первыми входами соответствзпощих первых элементов И, вторые входы которых соединены с пр мыми выходами соответствующих основных триггеров , инверсный выход каждого из которых подключен к первом входу соответствующего второго элемента И, второй вход каждого из которых соединен,с соответствующим входом блока ввода и с соответствующим входом второго элемента ИЛИ, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу второго формировател , третий вход первого из вторых элементов И соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход каждого последун его из вторых элементов И, кроме первого, соединен с пр мыми выходами предыдущего основного триггера и с соответсующим входом блока индикации, выход первого элемента ИСКЛЮЧАМЦЕЕ ИЛИ соединен с дополнительным входом блока индикации, выходы вторых элементов И соединены с соответствующими входами первого элемента ИЛИ, причем выходы блока пам ти вл ютс вторыми выходами устройства, выход третьего элемента И вл етс третьим выходом устройства, выход второго элемента ИСКЛЮЧАЮЩЕЕ ШШ вл етс четвертым выходом устройства, а информационными входами устройства вл ютс соответствующие входы блока ввода.