SU1254576A1 - Синтезатор частот - Google Patents

Abstract

Изобретение относитс  к радио- технике и обеспечивает возможность управлени  фазой выходного сигнала. Опорна  частота д св зана с требуемой выходной частотой fg соотношением fg . b (д fg). Числа а, b, g (g емкость накапливающего сумматора (НС)4) поступают на блок 7 делени  кодов, формирующий целую Хд и дробную дX части дроби , ag/b. Цела  и дробна  части поступа- ют на соотв. НС 4,3, которые образуют единый НС. Код x(t) с НС 4 скла„Знак дьгоаетс  в сумматоре кодов (СК) 8 с модулирующей функцией (t), котора  выбираетс  так, что импульс.переполнени  p(t) образуетс  на каждом цикле процесса x(t). Сдвиг момента переполнени  СК 8 пропорционален изменени м числа у . Сигнал с СК 8 проходит на мультиплексор 6 непосредственно и через блок элементов НЕ 9. Мультиплексор 6 управл етс  импульсами , формируемыми триггером 5, который переключаетс  импульсами переполнени  СК 8. Переключатель 10 может измен ть пол рность управл ющих импульсов . Сигналы с мультиплексора 6 через ЦАП 1 и фильтр 2 поступают на выход. Синтезатор частот может использоватьс  в режиме многопозиционной фазовой телеграфии и в режиме фазовой модул ции , в которых модулирующа  функ- 1Д1Я (р (t) обеспечивает изменение фазы выходного сигнала. Введены СК 8, блок элементов НЕ 9 и переключатель 10. 1 ил. с $ (Л С y(t) Щ Щ) &g(t)

Description

Изобретение относитс  к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Цель изобретени  - обеспечение возможности управлени  фазой выходного сигнала.

На чертеже представлена электрическа  структурна  схема синтезатора частот.

Синтезатор частот содержит цифро аналоговый преобразователь (ЦАП)1, фильтр 2, первьй накапливающий суммтор (НС)3, второй НС 4, триггер 5, мультиплексор 6, блок 7 делени  ко- дов, сумматор 8 кодов, блок элементов НЕ 9, переключатель 10.

Синтезатор частот работает следующим образом.

Блок 7 делени  вырабатывает це- лую X (частное) и дробную Дх (оста- ток) части дроби ag/b, где g емкость второго НС 4, вьтолненного в виде п - разр дного двоичного сумматора , а числа а и b св заны с опорной д и требуемой выходной fg частотами соотношением fg fд х xa/2b. На кодовые входы блока 7 делени  поступают соответствующие значени  делимого и делител . Пос- ледний используетс  также дл  управлени  емкостью первого НС 3, преобразующего остаток д X в импульс переполнени  р (t), возникающий при накоплении целой единицы и пере даваемый на вход переноса второго НС 4. Оба сумматора, таким образом, выполн ют роль единого накапливающего сумматора, входное число которого равно Хд +дх/Ь,

Пр мой x(t) код с выхода второго НС 4 поступают на первый вход сум- матора 8. В последнем ступенчата  цифрова  функци  x(t) суммируетс  с модулирующей функцией (/ (t) . Значени  fy выбираютс  из услови 

g - (х„+1) ( Хд,

где g 2 - полна  емкость сумматора 8, выполненного в виде п-раз- р дного двоичного сумматора, благодар  чему импульс переполнени  p(t) на соответствующем выходе сумматора 8 образуетс  на каждом цикле процесса x(t). При невыполнении уело- ВИЯ сумматор может или не переполн тьс , или же быть переполненным посто нно, из-за чего работа устрой

ства нарушитс . Учитыва , что х, 1, и, следовательно, Хд х ag/b, ограничени  дл  у принимают вид

g - ag/b ( ag/b (1) Сдвиг момента переполнени  сумматора В пропорционален изменени м числа (р . В результате на выходе сумматора 8 формируетс  функци  х (t) , передаваема  далее на один из входов мультиплексора 6. На другой вход мультиплексора поступает функци  X,(t), получаема  с помощью блока элементов НЕ 9. Мультиплексор управл етс  импульсами g(t), формируемыми триггером 5 со счетным входом . Триггер переключаетс  под действием импульсов переполнени  p(t) сумматора 8. Пол рность импульсов g(t) может измен тьс  с помощью переключател  10, дл  чего входы последнего соединены с пр мым и инверсным выходами триггера 5, а управл ющий вход - с шиной Знак. на которую подаетс  соответствующий логический уровень.

В результате переключений триггера 5 на выход мультиплексора 6 поочередно проход т функции X,(t) и х(t) преобразуемые далее с помощью ЦАП 1 в аналоговые эквиваленты. Таким образом формируютс  числова  g(t) и соответствующа  ей аналогова  G(t) функции , представл ющие собой чередование восход щих и нисход щих участков, так сопро гающихс  друг с другом, что среднее значение ), вьщел е- мое фильтром 2,  вл етс  периодической функцией с частотой fg ffl a/2b, Высокочастотна  пилообразна  составл юща  Gд(t), спектр которой сосредоточен вблизи опорной частоты f легко подавл етс  фильтром 2, так как на практике fд fj,Несложно также вьщелить первую гармонику сигнала Gg(t), если верхнюю частоту f среза фильтра 2 выбрать из услови  3f 7 (втора  и другие четные гармоники сигнала Gg(t) отсутствуют).

Фильтр 2 может быть выполнен как в виде полосового, так и в виде фильтра нижних частот. В качестве переключател  10 можно использовать одноразр дный мультиплексор.

Величина фазового сдвига пилообразной ступенчатой функции х(t) (как отмечалось выше) зависит от приращени  c(f модулирующего цифр ового сигнала ( (t) и равна ACf, 2 2 iT u (fV. Сдвиг фазы выходного сигнала G(j(t) в два раза меньше (за счет увеличени  периода вдвое) и равен лCf UV/I ПР изменени х ( в пределах числа g фаза выходного сигнала получает приращени  в пределах радиан. Поскольку пол рность функции Gg(t) может устанавливатьс  подачей соответствующего логического уровн  на шину Знак, пределы управлени  фазой расшир ютс  до полного периода, т.е. .

При использовании синтезатора частот в режиме многопозиционной фазовой телеграфии приведенные ограничени  числовых значений кода (f по (1) определ ют максимальное количество позиций, которое не должно превьшать

iafcg 0 /

(2)

Манипул ци  первым (старшим) разр дом на втором входе сумматора 8 и пиной Знак обеспечивает режим 4-позиционной фазовой телеграфии с дискретностью изменени  фазы , Добавление второго разр да дл  манипул ции увеличивает количество позиций до восьми и т.д. При этом, в разр де, следующем за самым младшим разр дом из числа участвующих в мани пул ции, должна быть установлена еди ница, а в последующих - нули что необходимо дл  выполнени  услови  (1 Учитыва , кроме того, условие (2), необходимо, чтобы число разр дов кода (f , участвующих в манипул ции не превьшгало

Mavc °§г J/иакс I

(3)

Как правило, , а требуемое количество позиций - несколько единиц , и ограничени  (2) и (3) не  вл ютс  жесткими.

При использовании изобретени  в режиме фазовой модул ции, когда код tf аппроксимирует соответствующий аналоговый процесс и нормируетс  относительно требуемого индекса модул ции , в старшем разр де кода устанавливаетс  единица, .а остальные (младшие ) разр ды или их часть (в зависимости от требуемого индекса модул ции ) и шина Знак используютс  дл  получени  фазовой модул ции. Максимально достижимое отклонение

фазы при этом (когда участвуют все разр ды, кроме старшего) составл ет как вытекает из (1),

Aq)

макс

К /2- -а/Ъ).

10

ts

20

25

30

35

40

45

0

5

Синтезатор частот обеспечивает |практически безынерционное управление фазой сигнала с высокой точностью, определ емой разр дностью ДАЛ 1. При 10-разр дном ПДП 1, например, погрешность не превышает ± п/2 . 0,003 рад 0,2 .

Claims (1)

1. Формула изобретени 

   Синтезатор частот, содержащий последовательно соединенные мультиплексор , цифроаналоговый преобразователь и фильтр, последовательно соединенные блок делени  кодов, первый накапливающий сумматор и второй накапливающий сумматор, а также триггер , кодовый вход второго накапливающего сумматора соединен с вторым кодовым выходом блока делени  кодов, второй кодовый вход первого накапливающего сумматора объединен с первым кодовым входом блока делени  кодов и  вл етс  входом делител  синтезатора частот, второй кодовый вход блока делени  кодов  вл етс  входом делимого синтезатора частот, тактовый вход блока делени  кодов объединен с тактовыми входами первого и второго накапливающих сумматоров и  вл етс  опорным входом синтезатора частот, отл.и чающийс  тем, что, с целью обеспечени  возможности управлени  фазой выходного сигнала, между выходом второго накапливающего сумматора и первым кодовым входом мультиплексора введены последовательно соединенные сумматор кодов и блок элементов НЕ и также введен переключатель, выход которого соединен с управл ющим входом мультиплексора , второй кодовый вход которого подключен к выходу сумматора кодов, выход переполнени  которого соединен с входом триггера, пр мой и инверсный выходы которого подключены соотв.етственно к первому и второму входам переключател , при этом управл ющий вход переключател  и . второй вход сумматора кодов  вл ютс  соответственно входом управлени  знаком и входом управлени  величиной фазового сдвига синтезатора частот.