SU1254396A1 - Цифровой дискриминатор фазоманипулированного сигнала - Google Patents
Цифровой дискриминатор фазоманипулированного сигнала Download PDFInfo
- Publication number
- SU1254396A1 SU1254396A1 SU853891060A SU3891060A SU1254396A1 SU 1254396 A1 SU1254396 A1 SU 1254396A1 SU 853891060 A SU853891060 A SU 853891060A SU 3891060 A SU3891060 A SU 3891060A SU 1254396 A1 SU1254396 A1 SU 1254396A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- digital
- output
- inputs
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к радиотехнике и может использоватьс в радионавигационных системах. Цель изобретени - повышение крутизны дискриминационной х-ки и надежности работы. Дискриминатор содержит согласованный фильтр 1, двусторонний амплитудный ограничитель 2, генератор 3 тактовьгх вход - Ui(ppoiou Koppe/tamopi (Л Выход fnxodS Ъ1 4 СО СО О5
Description
1
импульсов, генератор А опорных сигрга лов, два цифровых коррел тора (ЦК), блок 15 селекции по длительности, элемент ИСКЛЮЧАНЯЦЕЕ ИЛИ 16 и синхронизатор 17. ЦК включает элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 (6), блок управлени (БУ) 7 (8), реверсивный счетчик (PC) 9 (10), элемент ИЛИ 11 (12) и триггер 13 (14). БУ 7 (8) включает триггер 18 (19), двухканальный селектор-мультиплексор 20 (21) и элемент И 22 (23), В ЦК в случае полного совпадени входного сигнала с опорным (либо полного несовпадени в случае противоположной фазы) форми254396
руетс последовательность символов одного уровн . В этом случае-по управл ющему сигналу БУ в PC будет за-- писано макс.число тактовых импульсов, После окончани приема сигнала начинаетс обработка. При этом на выходе ЦК по витс сигнал, длительность которого пропорциональна числу, записанному в PC. Уровень сигнала с блока 15 показывает знак рассогласовани между входным и опорным сигналами , а длительность единичного сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 характеризует степень их временного рассогласовани . 1 ил.
,
Изобретение относитс к радиотехнике и может использоватьс в радионавигационных системах.
Цель изобретени - повьпиение крутизны дискриминационной характеристи ки и надежности работы.
На чертеже представлена структурна электрическа схема предложенного дискриминатора.
Дискриминатор содержит согласован ный фильтр 1, двусторонний амплитудный ограничитель 2, генератор 3 тактовых импульсов, генератор 4 опорных сигналов, два цифровых коррел тора, включающих элементы ИСКЛЮЧАЮДЕЕ ИЛИ 5 и .6, блоки 7 и 8 управлени , реверсивные счетчики 9 и 10, элементы ИЛИ 11 и 12 и триггеры 13 и 14,, блок 15 селекции по длительности, дополнительный элемент ИСКЛЮЧАЮЩЕЕ ШШ 16, синхронизатор 17.
Блоки 7 и 8 управлени содержат триггеры 18 и 19, двухканальные селекторы-мультиплексоры 20 и 21 и элементы К 22 и 23.
Дискриминатор работает следую:щим образом.
Так как дискриминатор вл етс элементом след щей системы приемного устройства, то дл его работы необ- ходимо найти сигнал, т.е. определить его временное положение с точностью до элементарного импульса кода, что обьпно осуществл етс устройством поиска. После того как осуществлен
10
5
0
30 35
25
ввод в слежение, дискриминатор работает следующим образом. Перед началом очередного приема сигнала (считаетс , что временна диаграмма работы устройства тем или иным способом задана) импульсом от синхронизатора 17 ревер- сичные счетчики 9 и 10 обнул ютс , а блоки 7 и 8 управлени переключаютс в режим приема. Входной видеосигнал после ограничени в ограничителе 2 в виде кодированной последовательности импульсом поступает на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6 цифровых коррел торов. В результате цифрового перемножени входного сигнала с опорным на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6 образуетс некотора последовательность нулей и единиц . Необходимо заметить, что в случае полного совпадени сигнала с опорой (либо полного несовпадени в случае противоположной фазы) получаема последовательность включает в себ символы только одного уровн (О или 1). В режиме приема блоки 7 и 8 управлени работают так, что этот сигнал с выходов элементов ИСКЛЮЧА- ЩЕЕ ИЛИ 5 и 6 управл ет сложением и вычитанием тактовых импульсов в реверсивнь х счетчиках 9 и 10. Максимальное число импульсов будет записано в счетчик в случае полного совпадени (полного несовпадени ) входного и опорного сигналов. После окончани приема сигнала (этот момент всегда
можно определить, так как сигнал полностью известен) импульсом с синхронизатора 17 триггеры 18 и 19 устанавливаютс в 1, а блоки 7 и 8 управлени переключаютс в режим обработки , при котором в каждый счетчик 9 и 10 поступают импульсы со знаком, противоположным знаку числа записанного в счетчик за врем приема сигнала. В момент переполнени счетчиков 9 и 10 на одном из вьпсодов переноса и, следовательно, на выходе элемента ИЛИ 11 (12) по вл етс короткий импульс, причем чем большее по модулю число было записано в счетчик , тем позже по вл етс импульс. Этим импульсом устанавливаетс в О триггер 13 (14). Таким образом, на выходе триггера 13 (14) каждого цифрового коррел тора будет единичный сигнал, длительность которого пропорциональна модулю числа, записанного в реверсивный счетчик 9 (10) за врем поступлени входного сигнала . В зависимости от того, на выходе какого цифрового коррел тора будет сигнал большей длительности, состо ние блока 15 селекции по длительности будет О или 1, что показывает знак рассогласовани между входным и опорными сигналами. С выхода элемента ИСКЛЮЧАЩЕЕ ИЛИ 16 получим единичный сигнал, длительность которого пропорциональна разности модулей чисел, записанных в реверсивные счетчики 9 и 10, т.е. величине, характеризующей степень временного рассогласовани принимаемого и опорных сигналов.
В данном устройстве в качестве блока 15 селекции по длительности может быть использован 1-К-триггер, в качестве амплитудного ограничител 2 - триггер Шмидта, а в качестве генератора опорных сигналов 4 - регистр сдвига с обратными св з ми.
Синхронизатор 17 предназначен дл управлени работой цифровых.коррел торов путем вьфаботки управл ющих импульсов в начале и в конце приема входного сигнала. Он может быть выполнен в виде последовательно соединенных двоичного счетчика и неполного дешифратора. Счетный вход счетчика вл етс входом синхронизатора, а оба выхода дешифратора вл ютс вы ходами синхронизатора.
Выше упоминалось, что в случае полного совпадени (несовпадени )
10
15
20
25
30
35
40
45
50
55
входного и опорного сигналов и отсутстви шума реверсивный счетчик прототипа накапливает число N/2 (где N - количество элементов в псевдослучайной последовательности). Реверсивный счетчик данного дискриминатора в тех же услови х накапливает число N (как и в оптимальном дискриминаторе). Следовательно, крутизна дискриминационной характеристики предлагаемого дискриминатора вьш1е, чем у прототипа.
Claims (1)
- Формула изобретениЦифровой дискриминатор фазомани- пулированного сигнала,содержащийпос-- ледовательно соединенные согласованный фильтр и двусторонний амплитудньш ограничитель, последовательно соединенные генератор тактовых импульсов и генератор опорных сигналов, два цифровых коррел тора, кажд.ый из которых состоит из элемента ИСКЛЮ- ЧАКЯЦЕЕ ИЛИ, блока управлени и реверсивного счетчика, выход двустороннего амплитудного ограничител соединен с первыми входами элементов ИСКЛЮЧАЮ01ЕЕ ИЛИ, вторые входы которых соединены с двум выходами генератора опорных сигналов, а вход согласованного фильтра вл етс входом цифрового дискриминатора фазоманипу- лированного сигнала, о т л и ч а ю- щ и и с тем, что, с целью повьш1е- ни крутизны дискриминационной характеристики и надежности работы, в него введены синхронизатор, блок селекции по длительности и дополнительный элемент ИСКЛЮЧАКИЦЕЕ ИЛИ, в каждый цифровой коррел тор введены элемент ИЛИ и триггер, а блок зшравлени цифрового коррел тора включает триггер , двухканальный селектор-мультиплексор и элемент И, при этом триггер блока управлени соединен с адресным входом двухканального селектора-мультиплексора , выход знакового разр да реверсивного счетчика соединен с входом первого канала двухканального селектора-мультиплексора, выход элемента ИСКЛЮЧАЩЕЕ ИЛИ цифрового коррел тора соединен с входом второго канала двухканального селектора-мультиплексора , инверсный выход которого соединен с первым входом элемента И, пр мой выход двухканального селектора-мультиплексора и выход элемента И подключены соответственно5 12543966к суммирующему и вычитающему входамсчетчиков и триггеров блока управрезерсивного счетчика, выходы пере-лени , а второй выход соединен сноса которого соединены с входамивходами установки в единицу триггеэлемента ИЛИ, выход элемента ИЛИров цифровых коррел торов и триггесоединен с входом установки в нольj ров блоков управлени , выходы тригтриггера цифрового коррел тора, вы-геров цифровых коррел торов подклюход генератора тактовых импульсовчены соответственно к первым и вторымсоединен с входом синхронизатора,входам блока селекции по длительстробирующими входами обоих двухка-ности и дополнительного эле ментанальных селекторов-мультиплексоров( ИСКЛЮЧАИЦЕЕ ИЛИ, выходы которых ви вторыми входами элементов И, первыйл ютс первым и вторым выходами цифвмход синхронизатора соединен срового дискриминатора фазоманипувходами установки в ноль реверсивныхлированного сигнала.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853891060A SU1254396A1 (ru) | 1985-04-26 | 1985-04-26 | Цифровой дискриминатор фазоманипулированного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853891060A SU1254396A1 (ru) | 1985-04-26 | 1985-04-26 | Цифровой дискриминатор фазоманипулированного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1254396A1 true SU1254396A1 (ru) | 1986-08-30 |
Family
ID=21175589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853891060A SU1254396A1 (ru) | 1985-04-26 | 1985-04-26 | Цифровой дискриминатор фазоманипулированного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1254396A1 (ru) |
-
1985
- 1985-04-26 SU SU853891060A patent/SU1254396A1/ru active
Non-Patent Citations (1)
Title |
---|
Шахгильд н В.В. Системы фазовой синхронизации, М.: Радио и св зь, 1982, с. 269. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1003773A3 (ru) | Устройство приема и кодировани сигналов дл идентификации объектов | |
US4328588A (en) | Synchronization system for digital data | |
SU1254396A1 (ru) | Цифровой дискриминатор фазоманипулированного сигнала | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU1099417A1 (ru) | Цифровой фильтр сигналов телеинформации | |
SU1030989A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации | |
SU1116547A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU413518A1 (ru) | ||
SU1125751A1 (ru) | Устройство поиска шумоподобных сигналов | |
SU427466A1 (ru) | Декодирующий накопитель | |
SU445993A1 (ru) | Устройство дл синхронизации двоичной линейной рекурентной последовательности | |
SU590822A1 (ru) | Устройство дл передачи информации | |
SU1617655A1 (ru) | Многократный фазовый модул тор | |
SU1272342A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
RU2156542C1 (ru) | Устройство оценки качества приема двоичных сигналов | |
RU1795555C (ru) | Устройство дл декодировани импульсно-временных кодов | |
RU1788592C (ru) | Устройство поиска псевдослучайной последовательности | |
SU771891A2 (ru) | Дискретный согласованный фильтр | |
SU1555864A1 (ru) | Устройство дл приема кодированных сигналов | |
RU2013016C1 (ru) | Устройство для определения фазового сдвига псевдослучайной последовательности | |
SU560360A1 (ru) | Устройство дл демодул ции частотноманипулированных сигналов | |
SU506135A1 (ru) | Устройство дл синхронизации мпоследовательностей с инверсной модул цией | |
RU2223606C1 (ru) | Устройство поиска широкополосных сигналов | |
SU1483477A1 (ru) | Устройство дл приема последовательности импульсно-временных кодов |