SU1249521A1 - Device for checking order of running program modules - Google Patents

Abstract

Изобретение относитс  к вычисли,- тельной технике и может быть использовано в вычислительных машинах. Цель изобретени  - увеличение глубины контрол  за счет обеспечени  контрол  очередности следовани  модулей прог- раммь и контрол  глубины прерываний. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  следовани  модулей программы, содержащее генератор импульсов, счетчик времени, дешифратор, два элемента И и два элемента ИЛИ, введены два блока формировани  кодов, блок пам ти, группа счетчиков, регистр сдвига, регистр адреса, две группы элементов И, группа элементов ИЛИ, три элемента задержки , три элемента НЕ и два элемента ИЛИ..4 ил., 1 табл. (f СThis invention relates to computational techniques and can be used in computing machines. The purpose of the invention is to increase the depth of control by providing control over the sequence of the modules following the program and controlling the depth of interruptions. The goal is achieved by the fact that a device for controlling the follow-up of program modules containing a pulse generator, a time counter, a decoder, two AND elements and two OR elements, two code generation units, a memory block, a group of counters, a shift register, an address register, two groups of elements AND, a group of elements OR, three elements of delay, three elements NOT and two elements OR..4 ill., 1 tab. (f С

Description

Изобретение относитс  к вычислительной технике и может быть использовано в бортовых вычислительных машинах .The invention relates to computing and can be used in onboard computers.

Целью изобретени   вл етс  увеличение глубины контрол  за счет обес- печени  контрол  очередности следовани  модулей программы и контрол  прерываний .The aim of the invention is to increase the depth of control due to the provision of monitoring the sequence of program modules and interrupt control.

На фиг.1 приведена блок-схема устройства дл  контрол  следовани  модулей программы; на фиг.2 - схема шифратора адреса; на фиг.З - схема счетного регистра; на фиг.4 - таблица программировани  блока пам ти.Figure 1 shows a block diagram of a device for monitoring the tracking of program modules; figure 2 - scheme of the encoder address; FIG. 3 is a counting register circuit; Fig. 4 shows a memory block programming table.

Устройство содержит дешифратор 1, блок 2 пам ти, регистр 3 адреса, первый 4 и второй 5 шифраторы адреса, элементы НЕ 6-8, генератор 9 импульсов , элементы И 10 и 11, две группы 12 и 13 элементов И, счетчик 14 времени j группу 15 счетчиков, группу 16 элементов ИЛИ, элементы ИЛИ 17-20, регистр 21 сдвига, элементы НЕ 22- 24, адресные входы 25, первую 26 и вторую 27 группы информационных входов j вход 28 начальной установки, вход 29 продолжени  программы, выход 30 правильности включени , выход 31 ошибки включени , выходы 32-34 сбо , .адресные выходы 35 и вход 36 признака адре:са.The device contains a decoder 1, memory block 2, address register 3, first 4 and second 5 address encoders, elements NOT 6-8, pulse generator 9, And 10 and 11 elements, two groups 12 and 13 And elements, time counter 14 j a group of 15 counters, a group of 16 elements OR, elements OR 17-20, shift register 21, elements NOT 22-24, address inputs 25, first 26 and second 27 groups of information inputs j initial setup input 28, program continuation input 29, output 30 switching on correctly, switch-on output 31, switch-outs 32-34, address outputs 35 and sign 36 address adress: ca.

Каждый из формирователей 4 и 5 адреса (фиг.2) содержит элементы ИЛИ Р групп . элементов Each of the address formers 4 and 5 (figure 2) contains the elements of the OR P groups. items

37, - 37 И 38,- 38р37, - 37 and 38, - 38 rubles

иand

Счетный регистр (фиг.З) содержит элемент НЕ 39, элементы И-НЕ 40-47, элементы И 48-51, счетные триггеры 52-55 и элементы НЕ-ИЛИ 56-59.The counting register (fig.Z) contains the element NOT 39, the elements AND-NO 40-47, the elements AND 48-51, the counting triggers 52-55 and the elements NOT-OR 56-59.

Устройство работает следующим образом .The device works as follows.

По сигналу начальной установки на входе 28 устройства обнул ютс  счетчики группы 15, регистр 3 адреса, счетчик 14 времени. На выходах блока 2 пам ти через врем , равное времени задержки в блоке пам ти (врем  выборки ), устанавливаетс  код, соответствующий  чейке с нулевым адресом. Далее,при по влении на, входах 25 устройства кода адреса, соответствующего началу очередного модул  программы , на i-oM из выходов первой группы дешифратора 1 по витс  сигнал Начало модул , которьй поступит на соответствующий вход шифратора 4, По воздействием этого сигнала на выходах шифратора 4 сформируетс  код номера модул  программы, который подаетс  на первую группу информационных входов регистра 3 адреса. Вход 36The initial setup signal at the device input 28 reset the counters of group 15, the address register 3, and the time counter 14. At the outputs of memory block 2, after a time equal to the delay time in the memory block (sampling time), a code is set corresponding to a cell with a zero address. Further, when a device code 25 of an address appears on the inputs corresponding to the beginning of the next program module, i-oM from the outputs of the first group of the decoder 1 turns on the signal of the beginning of the module that goes to the corresponding input of the encoder 4, By the influence of this signal on the outputs of the encoder 4, the code of the module number of the program module is generated, which is fed to the first group of information inputs of the address register 3. Entry 36

предназначен дл  стробировани  адресной информации, поступающей с входов 25 устройства на дешифратор 1. В качестве стробирующего импульса на входе 36 может быть использован сигнал,it is intended for gating address information from the device inputs 25 to the decoder 1. A signal can be used as a gate pulse at the input 36;

сопровождающий адресную информацию из внешнего устройства.accompanying address information from an external device.

Склеенный с кодом адресного смещени , поступающего на вторую группу информационных входов регистра 3 сGlued together with the address offset code arriving at the second group of information inputs of the register 3 s

первой группы выходов блока 2 пам ти, он запишетс  в регистр 3 адреса по сигналу с элемента ИЛИ 20, задержанному на элементе 22 задержки, величина которой должна быть больше илиthe first group of outputs of memory block 2, it will be written into the register of 3 addresses by the signal from the OR element 20, delayed by the delay element 22, the value of which must be greater than or

равна времени формировани  кода дешифратором 4. equal to the time the code is formed by the decoder 4.

По сформированному таким образом адресу произойдет выборка из блока 2 пам ти. При этом на выходе блока 2,The address thus formed will be sampled from memory block 2. In this case, the output of block 2,

соединенном с элементом И 11, будет единица, если прохождение данного модул  разрешено, и ноль, если прои- зопшо ошибочное обращение к модулю. На второй группе выходов блока 2connected to the element 11, there will be one if the passage of this module is allowed, and zero, if a false error is made to the module. On the second group of outputs of block 2

пам ти по витс  код дополнени  максимального времени прохождени  данного модул  программы. Если прохождение данного модул  разрешено, то единица с выхода блока 2 пам ти запишетс  вthe memory is in accordance with the code of addition of the maximum time of the passage of this module of the program. If the passage of this module is allowed, the unit from the output of memory block 2 will be written in

нулевой разр д реверсивного регистра 21 сдвига по сигналу с выхода элемента И 11, второй вход которого соединен с выходом блока 2 пам ти, а первый - с выходом элемента 23 задержки.the zero bit of the reverse shift register 21 is a signal from the output of the And 11 element, the second input of which is connected to the output of the memory block 2, and the first to the output of the delay element 23.

,Этим элементом сигнал Начало модул  с дешифратора 1, прошедший элемент ИЛИ 20 и элемент 22 задерйжи, задер ;- живаетс  на врем  распространени  сигналов в регистре 3 адреса и врем This element is the signal of the beginning of the module from the decoder 1, the passed element OR 20 and the element 22 delayed, delayed; it lives for the propagation time of signals in the address register 3 and the time

выборки из блока 2 пам ти.samples from memory block 2.

По сигналу с выхода элемента И 11 произойдет запись кода дополнени  максимального времени прохождени  модул  программы в счетчик 14 времени .The signal from the output of the element 11 will record the addition code of the maximum time the program module passes into the counter 14 times.

Наличие единицы на выходе нулевого разр да регистра 21 сдвига обусловит прохождение элемент И 10 импульсов с генератора 9 на счетный вход счетчика 14 времени. Если в счетчике 14 не произойдет записи нового кода до того момента времени, когда выработаетс  сигнал его переполненн , то на выходе 34 устройства выработаетс  сигнал Сбой модул  по времени.The presence of a unit at the output of the zero bit of the shift register 21 will determine the passage of the element I 10 pulses from the generator 9 to the counting input of the time counter 14. If the counter 14 does not record a new code until the moment when the signal is full, the output of the device 34 will generate a signal the module has failed in time.

При поступлении на адресную магистраль (входы 25) кода адреса начала программы прерывани  на одном из выходов второй группы выходов дешифратора 1, соответствующем номеру обработки прерывани , по витс  сигнал, который, пройд  элемент ИЛИ 18, поступит на вход сдвига вправо SR-регис т-ра 21 сдвига. По этому сигналу единица , записанна  в нулевом разр де регистра, перепишетс  в первый раз- р д.Upon receipt at the address highway (inputs 25) of the code of the address of the start of the interrupt program, one of the outputs of the second group of outputs of the decoder 1, corresponding to the interrupt processing number, receives a signal that passed the OR element 18, goes to the right-shift input SR-registration t- ra 21 shift. On this signal, the unit recorded in the zero digit of the register will be overwritten in the first section d.

По сигналу с одного из выходов второй группы выходов дешифратора 1, поданного на соответствующий вход шифратора 5, на выходе этого блока сформируетс  код, который поступит на информационные входы счетчиков группы Т 5.The signal from one of the outputs of the second group of outputs of the decoder 1, fed to the corresponding input of the encoder 5, generates a code at the output of this block that will go to the information inputs of the counters of group T 5.

Наличие единицы в первом разр де регистра 21 сдвига позволит прохождению сигнала Начало прерывани  с выхода э.лемента ИЛ; 18, задержанного на элементе 24 задержки, через первый элемент И группы 13 на тактовый вход первого счетчика группы. По этому сигналу произойдет запись кода дополнени  максимально возможного времени обработки прерывани  в первый счетчик группы 15. На врем  действи  этого сигнала элементы И группы 12 закрыты сигналами с выхода инвертора 8. Наличие единицы на выходе первого разр да регистра 21 обусловит прохождение импульсов с генератора 9 через первый элемент И группы 12 на счетный вход первого счетчика группы и обеспечит , таким образом, подсчет времени прохождени  обработки прерывани  первым счетчиком группы, сигнал переполнени  которого, поступив на один из . входов элемента ИЛИ 19, сформирует . на его выходе и, следовательно, на выходе 32 устройства сигнал Сбой прерывани  по времени.The presence of the unit in the first digit of the shift register 21 will allow the passage of the signal. The start of the interruption from the output of the IL element; 18, delayed by the delay element 24, through the first AND element of group 13 to the clock input of the first counter of the group. This signal will record the addition code of the maximum possible interrupt processing time into the first counter of group 15. For the duration of this signal, elements AND group 12 are closed with signals from the inverter output 8. The presence of a unit at the output of the first digit of register 21 will cause the pulses from the generator 9 to pass through the first element AND of group 12 to the counting input of the first counter of the group, and thus provide the calculation of the processing time of the interrupt by the first counter of the group, the overflow signal of which, arriving at Institute of. input element OR 19, will form. at its output and, consequently, at the output 32 of the device, the time interrupt signal failed.

При по влении на адресной магистрали ЦВМ, т.е. на входах 25 устройства кода адреса последней команды программы обработки прерываний, на одном из выходов третьей группы дешифратора 1 по витс  сигнал, который через элемент ИЛИ 17 поступит на вход сдвига влево регистра 21 сдвига и передвинет единицу, записанную в нашем случае в первый разр д, влево - в нулевой разр д.When appearing on the address line of a digital computer, i.e. at the inputs 25 of the device of the address code of the last command of the interrupt-handling program, at one of the outputs of the third group of the decoder 1, a signal is received that through the OR 17 element enters the left-shift input of the shift register 21 and moves the unit recorded in our case for the first time, to the left - to zero bit d.

00

5five

Единица в нулевом разр де регистра обеспечит прохождение импульсов генератора 9 через элемент И 10 на счетный вход счетчика 14/времени, т.е. обеспечит продолжение счета времени прохождени  модул  программы, и, поданна  на вход первого элемента ИШ группы 16, сформирует на его выходе, а следовательно, и на установочном входе первого счетчика группы 15 сигнал его обнулени .The unit in the zero discharge of the de register will ensure the passage of the pulses of the generator 9 through the AND 10 element to the counting input of the counter 14 / time, i.e. will ensure the continuation of the counting time of the program module, and, applied to the input of the first IP element of group 16, will generate a zero signal at its output and, therefore, at the installation input of the first counter of group 15.

Разр дность регистра 21 определ етс  числом К, равным максимально допус имой глубине прерываний. Если в момент прохождени  программы прерывани  врем  прохождени  которой отсчитываетс  i-ым счетчиком группы 15 счетчиков, на выходе дешифратора 1 по витс  адрес начала программь сле- 0 дующего прерывани , т.е. на выходе элемента ИЛИ 18 формируетс  сигнал Начало прерывани , то единица, записанна  в i-oM разр де регистра 21 сдвига, перепишетс  по сигналу, пос- 5 тупающему с выхода элемента ИЛИ 18, на вход сдвига вправо регистра 21, в (i + 1)-й разр д. Если i К, то в (i + 1)-й счетчик группы 15 запишетс  дополнение максимального времени про- 0 хождени  данной программы прерывани  и этот счетчик будет отсчитывать врем  прохождени  программы прерывани , а на предьщущем i-ом счетчике сохранитс  значение кода, накопленного в нем до прихода очередного прерывани . Если же i К, где К - максимально допустима  дл  ЦВМ глубина прерывани , то единица, записанна  в К-ом разр де по сигналу с выхода элемента ИЛИ 18, перепишетс  в (к + 1)-й разр д и сформирует сигнал на выходе 33 устройства (Сбой прерьгоани ), по которому в устройстве управлени  ЦВМ может быть сформирован либо сигнал начального запуска ЦВМ, поступающий на вход 28 устройства, либо сигнал продолжени  текущей программы обработки прерываний, поступающий на вход 29 устройства и сдвигающий единицу в К-й разр д регистра 21 сдвига.The size of register 21 is determined by a number K equal to the maximum allowed interrupt depth. If at the moment of passing the interruption program the transit time of which is counted by the i-th counter of the group of 15 counters, at the output of the decoder 1 the address of the beginning of the program of the next interrupt, i.e. at the output of the OR 18 element, the start of the interrupt signal is formed, then the unit recorded in the i-oM bit de shift register 21 will be overwritten by the signal coming from the output of the OR 18 element to the shift input to the right of the register 21, in (i + 1 ) -th bit. If i K, then the (i + 1) -th counter of group 15 will contain the addition of the maximum time to go through this interrupt program, and this counter will count the time of the interrupt program, and on the previous i-th counter the value of the code accumulated in it before the arrival of the next interrupt is saved. If i K, where K is the maximum permissible depth of an interrupted computer, then the unit recorded in the K-th bit by the signal from the output of the element OR 18 will be rewritten to (k + 1) -th bit and will generate a signal at the output 33 device (Preorg failure), according to which either the initial start signal of the digital computer can be generated in the control unit of the digital computer, the input signal to the device 28, or the continuation signal of the current interrupt processing program, the input to the device input 29 and the shift unit in the K-th register register 21 shifts.

Кроме того, сигнал па выходе 33 (Сбой прерывани ) может служить запрещающим дл  прихода любого прерывани .In addition, the PA signal output 33 (Interrupt Failure) can serve to prohibit the arrival of any interrupt.

В разр дах  чеек, соответствующих первой группе выходов блока 2 пам ти, записываютс  коды адресов, по которым должно быть произведено обращение в случае ошибочного включени  модул .In the bits of the cells corresponding to the first group of outputs of the memory block 2, address codes are written, which must be addressed in case of an erroneous switching on of the module.

5five

00

00

При этом на выходе 31 устройства сформируетс  сигнал ошибки включени  В случае зацикливани  текущего модул  программы, когда на выходе блока 2 пам ти, соединенном с элементом И 11, записана единица и произотлто переполнение счетчика времени , Сформируетс  сигнал на выходе 34 устройства.In this case, a turn-on error signal is generated at the output 31 of the device. In the case of looping the current program module, when the output of memory block 2 connected to the element 11 is a unit and the time counter is overflowing, a signal is generated at the output 34 of the device.

Если зацикливание произойдет в процессе обработки программы прерывани , то сформируетс  сигнал на вы-- ходе переполнени  одного из счетчиков группы 15 и, следовательно, на выходе 32 сбо .If a looping occurs during the processing of the interrupt program, a signal will be generated at the overflow of one of the counters of group 15 and, therefore, at the output 32 of the fault.

Этот сигнал можно использовать в устройстве управлени  ЦВМ дл  организации повторного прохождени  этой программы обработки прерываний, или же дл  начального пуска ЦВМ,This signal can be used in the control unit of the digital computer to organize the repetition of this interrupt handling program, or for the initial start-up of the digital computer,

Программирование  чеек блока 2 па м ти определ етс  очередностью следовани  модулей программы.Programming the cells of the 2 block of memory is determined by the sequence of the following modules of the program.

Дл  простоты положим, что програм ма состоит из четырех модулей, причем сначала должен выполн тьс  только первый модуль, затем может выполн тьс  второй и третий модупи и последним обрабатываетс  четвертый модуль . Блок-схема такой программы показана на фиг.4For simplicity, we assume that the program consists of four modules, and only the first module must be executed first, then the second and third modi can be executed, and the fourth module is processed last. A block diagram of such a program is shown in figure 4

Модуль с номером 000 представл ет собой модуль подготовки машины к. работе (обнуление регистров пересьшки констант из ПЗУ в ОЗУ и т.д.).Module 000 is a module for preparing a machine for operation (resetting the constant constants registers from ROM to RAM, etc.).

Как упоминалось зьапе, в соответ- ствующег разр де блока 2 пам ти прог рамг ируетс  единица, если прохол де- ние модул  програм л. с номером, сформированным шифргл ором 4, разрешено, и нуль - если запрещено. As mentioned before, in the appropriate section of block 2 of the program memory, a unit is rammed if the mod module is programmed. with the number generated by the cipher word 4, allowed, and zero - if prohibited.

В разр дах второ,й группы выходов записываетс  код дополнени  максимально возмо сного времени зь полнени  модул , если прохозкдение его разрешено , и нули в противном случае.In the second group of outputs, the addition code of the maximum possible time is recorded for the module, if its progress is allowed, and zeros otherwise.

В разр дах третьей группы выходов блока 2 пам ти залисызаетс  код ад- реса программы, по которому ЦВМ дол;к на обратитьс , если прохож,1;,ение модул  ке разрешеноt или в случае переполнени  счетчика 14 времени (зддик- ливание модул ). если прохождение модул  разрешено,In the bits of the third group of outputs of memory block 2, the program address of the program for which the DVM must be turned on, if passed, is 1, the module is permitted or if the counter is full 14 times (modifying the module) is zalisytsya. if module passing is allowed,

В разр дах первой группы выходов записываетс  код ад:ресного смещени , задан цего зону блока 2 пам тиg в коIn the bits of the first group of outputs, the code of an ad hoc offset is written, the entire area of the block 2 memory is set to

10ten

tsts

2020

2525

«"

торую должно быть обращено по приходе следующего модул  программы, т.е. кажда  зона, задаваема  адрес- смещением5 характеризует определенное состо ние программы.Torus should be addressed by the arrival of the next module of the program, i.e. each zone specified by the address-offset 5 characterizes a specific state of the program.

Из программы видно, что сначала выполн етс  только первый модуль, ,т,е, нулева  зона соответствует приходу первого модул , поэтому в разр де , соответствующем отдельному выходу блока 2 пам ти 5 единица будет записана только по адресу 0001.0000, где точкой отделены разр ды поступающие с шифратора 4 формировани  кодов (0001), и разр ды адресного смещени  (0000), причем, в разр дах, соответствующих первой группе выхо- дозз блока 2 пам ти, запишем 0001, что означает: после прохождени  первого модуЛ  nporpaf.jMb должно быть обращение к первой зоне, соответствующей состо нию программы в котором ЦВМ выполнила первый модуль и ожидает прихода либо второго, либо третьего -юдул , следовательно, з зоне 0001 единицы в разр де, соответствующем отдельному выходу будут записаны по адресам 0010.0001 и 0011.0001. В адреском смещении по этим адресам будет , записан код 0010 что соответ- стаует обращ.ению ко, второй зоне 2 пам ти по приходе следующего модул . Втора  зона блока 2 пам ти соот- ветстБует состо нию программы, при котором выполнены первый модуль, второй или третиЙ5 и ожидаетс  приход четвертого модул . Пoэтo y в разр де, соответствующем отдельному выходу блока 2 пам ти, будет записана единица лишь по адресу 0100.0010.It can be seen from the program that only the first module is executed first, t, e, the zero zone corresponds to the arrival of the first module, therefore in the bit corresponding to the separate output of memory 2 block 5, the unit will be recorded only at address 0001.0000, where bits are separated by a point Coming from the encoder 4, the formation of codes (0001), and the address offset bits (0000), and, in the bits corresponding to the first group of outputs of memory block 2, we write 0001, which means: after passing the first module nporpaf.jMb be referring to the first zone, appropriately The first state of the program in which the digital computer has executed the first module and is waiting for the arrival of either the second or the third module, therefore, in the zone 0001, units in the category corresponding to the individual output will be recorded at addresses 0010.0001 and 0011.0001. In the address offset at these addresses will be recorded code 0010 that corresponds to the address to the second zone 2 memory on the arrival of the next module. The second zone of the memory block 2 corresponds to the state of the program in which the first module, the second or third 5 are executed and the arrival of the fourth module is expected. So, in the category corresponding to a separate output of memory block 2, the unit will be recorded only at address 0100.0010.

В таблице программировани  блока пам ти символами XXXI, ХХХ2, ХХХЗ ХХХ4 обозначены коды дополнени  мак- симах1ьно возможного времени прохождени  модулей програм ш соответственно первого5 второго третьего и четвертого модулей программы. Разр ды, соответствующие третьей группе выходов о л ока 2 nai-iHTHs в таблице не приве- цеш-;.In the programming table of the memory block, the symbols XXXI, ХХХ2, ХХХЗ ХХХ4 indicate the addition codes of the maximum of the possible passage time of the program modules of the first 5 second third and fourth program modules, respectively. The bits corresponding to the third group of outputs about l 2 nai-iHTHs in the table do not give a gain ;.

При циклической организации прог- раммь в  чейках адресного смещени  по адресу 0100.0019 необходимо запи- -ать 0000.When cyclically organizing a program, address offset cells at address 0100.0019 must have 0000 recorded.

Claims (1)

Формула изобретени Invention Formula З стройстьо контрол  с; 1едова-- ии  кодулей Пь;ограм -;ь1; содержащееH construction control with; Iedova-ii koduley Py; oog -; i1; containing генератор импульсов, счетчик времени дешифратор, два элемента И и два элемента ИЛИ, отличающеес тем, что, с целью увеличени  глубины контрол , в устройство введены первый и второй шифраторы адреса, блок пам ти, группа счетчиков, регистр сдвига, регистр адреса, две группы элементов И, группа элементов ИЛИ, три элемента задержки, три элемента НЕ, два элемента ИЛИ, причем адресны входы устройства соединены с информационными входами дешифратора, вход .признака адреса устройства соединен с тактовым входом дешифратора, перва  группа выходов дешифратора соединена с входами первого элемента ИЛИ и с первой группой информацион- ных входов первого шифратора адреса, группа входов номера модул  программы устройства соединена с второй группой информационных входов первого шифратора адреса, выход элемента ИЛИ через первый элемент задержки соединен с входом  аписи регистра адреса и через второй элемент задержки - с первым входом первого элемента И, выход которого соединен с входом записи счетчика времени, и регис тра сдвига, и через первый элемент НЕ - с первым входом второго элемента И, выходы первого шифратора адре- .са соединены с первой группой информационных входов регистра адреса, выходы которого соединены с адресными входами блока пам ти, перва , втора  и треть  группы выходов блока пам ти соединены соответственно с второй группой информационных входов регистра адреса, с группой адресных выходов устройства, с информационными входами счетчика времени, выход генератора импульсов соединен с пер- вьЪда входами элементов И первой группы и с вторым входом второго элемента И, выход которого соединен с счетным входом счетчика времени, выход блока пам ти соединен с вторым входом первого элемента И, с информаци- онным входом регистра сдвига, с выходом правильности обращени  устройства и через второй элемент НЕ - с выходом ошибки обращени  устройства, вход начальной установки устройства соединен с входом начальной установки регистр1а адреса, счетчика времени регистра сдвига и с первым входамиpulse generator, time counter decoder, two AND elements and two OR elements, characterized in that, in order to increase the control depth, the first and second address coders, memory block, group of counters, shift register, address register, two groups are entered into the device elements AND, a group of elements OR, three delay elements, three elements NOT, two elements OR, the address inputs of the device are connected to the information inputs of the decoder, the input. A sign of the device address is connected to the clock input of the decoder, the first group of outputs deshi the feltor is connected to the inputs of the first OR element and with the first group of information inputs of the first address coder, the group of inputs of the module’s module number is connected to the second group of information inputs of the first address coder, the output of the OR element is connected to the input of the address register and the second delay element - with the first input of the first element And, the output of which is connected to the input of the recording of the time counter, and the shift register, and through the first element NOT to the first input of the second element And, the outputs of the first address encoder are connected to the first group of information inputs of the address register, whose outputs are connected to the address inputs of the memory block, the first, second and third groups of outputs of the memory block are connected respectively to the second group of information inputs of the address register, address outputs of the device, with information inputs of a time counter, the output of the pulse generator is connected to the first inputs of elements AND of the first group and to the second input of the second element I, the output of which is connected to the counting input home of the time counter, the output of the memory unit is connected to the second input of the first element I, to the information input of the shift register, to the correctness output of the device and through the second element NOT to the error output of the device, the initial installation input of the device is connected to the initial installation input address register, shift register time counter and with the first inputs элементов ИЛИ группы, втора  г руппа выходов дешифратора соединена с соответствующим входом второго элемента ИЛИ и с первой группой информационны входов второго шифратора адреса, группа входов времени прохождени  модул  программы устройства соединена с второй группой информационных входов второго шифратора адреса, выход которого соединен с информационными входами счетчиков группь, выход переполнени  каждого счетчика группы соединен с соответствующим входом третьего элемента ШШ, выход которог  вл етс  выходом сбо  прерывани  времени устройства, выход переполнени  счетчика времени  вл етс  выходом сбо  времени проход щего модул  программы устройства,, выход второго элемента ИЛИ соединен с входом разрешени  сдвига вправо регистра сдвига , через третий элемент задержки с первыми входами элементов И второй .группы и через третий элемент НЕ с вторыми входами элементов И второй группы, выход каждого элемента И первой группы соединен с счетньм входом соответствующего счетчика группы, треть  группа выходов дешифратора соединена с группой входов четвёртого элемента ИЛИ, выход которого соединен с входом разрешени  сдвига влево регистра сдвига, вход продолжени  программы устройства соединен с входом четвертого элемента ИЛИ, каждый выход регистра сдвига с первого по (к - 1)-ый, где К - количество разрешенных прерываний, соединен с вторым входом соответствующего элемента И первой группы, с вторым входом соответствующего элемента И второй группы , К-ый выход регистра сдвига соединен с третьим входом К-го элемента И первой группы, с вторым входом К-го элеме.нта И второй группы, нулевой выход регистра сдвига соединен с третьим входом второго элемента И и с вторым входом первого элемента ИЛИ.. группы, (К + 1)-ь1Й выход регистра сдвига  вл етс  выходом сбо  прерывани  устройства, выходы элементов .ИЛИ группы соединены с входами начальной установки соответствующих счетчиков группы, выход каждого элемента И второй группы соединены с входом записи соответствующего счетчика группы.the elements of the OR group, the second group of outputs of the decoder is connected to the corresponding input of the second element OR and the first group of information inputs of the second address encoder, the group of inputs of the transit time of the device program module is connected to the second group of information inputs of the second address encoder, the output of which is connected to the information inputs of counters group, the overflow output of each group counter is connected to the corresponding input of the third SHS element, the output of which is the output of the interrupt time interruption In the device, the overflow timeout output is the output of the time passed by the program module of the device, the output of the second element OR is connected to the shift enable input to the right of the shift register, through the third delay element with the first inputs of the AND elements of the second group and through the third element NOT with the second inputs of elements AND of the second group, the output of each element AND of the first group is connected to the counting input of the corresponding group counter, the third group of outputs of the decoder is connected to the group of inputs of the fourth element OR, the output of which is connected to the input of the left shift shift register, the input of the program continuation of the device is connected to the input of the fourth element OR, each output of the shift register from the first to (k - 1) th, where K is the number of allowed interrupts, is connected to the second input the corresponding element And the first group, with the second input of the corresponding element And the second group, the K-th output of the shift register is connected to the third input of the K-th element AND of the first group, with the second input of the K-th element. And the second group, zero output of the shift register a is connected to the third input of the second element AND and the second input of the first element OR..group, the (K + 1) -1Y output of the shift register is the output of the device interrupt failure, the outputs of the elements .OR the group is connected to the inputs of the initial installation of the corresponding group counters the output of each element And the second group is connected to the input of the record of the corresponding group counter. .- в случае циклического повторени  программы; Jt пусковой модуль..- in the case of cyclic repetition of the program; Jt launcher. KM}KM} + i+ i лl щu ff nn tt W W й„th „ ff 1one фигАfig