SU1248072A1 - Устройство дл цифроаналогового преобразовани - Google Patents

Abstract

Изобретение относитс  к вычис- лительной и цифровой измерительной технике и может быть использовано дл  преобразовани  цифровых величин ,в аналоговые..Изобретение позвол ет , повысить точность цифроаналогового преобразовани  за счет улучшени  линейности характеристики преобразо- вани о Улучшение линейности характеристики преобразовани  обеспечиваетс  введением трех цифровых комму таторов, блоков посто нной и оперативной пам ти, регистра последовательного приближени  и арифметико- -логического устройства, а также по- строением основного цифроаналогового преобразовател  (ЦАП) на основе избыточно-измерительного кода. Устройство работает в двух режимах: поверки основного ЦАП и преобразовани  входного кода в аналоговый сигнал . В режиме поверки определ ютс  реальные веса основного ЦАП, которые затем хран тс  в блоке оперативной пам ти и используютс  при преобразовании входного кода в аналоговый сигнал. 1 з.п. ф-лы, 4 ил. i W с: to 4 СХ) О tc

Description

Изобретение относитс  к вычислительной и цифровой измерительной технике и может быть использовано дл  преобразовани  цифровых величин в аналоговые.

Цель изобретени  - повьпнение точности за счет улучшени  линейности характеристики преббразовани .

На фиг.1 приведена функциональна  схема устройства цифроаналогового преобразовани ; на фиг.2 - функциональна  схема блока управлени ; на фиг. 3 и 4 - граф-схема алгоритма работы устройства.

Устройство цифроаналогового преобразовани  содержит входные шины 1 преобразуемого кода, лервьй цифровой коммутатор 2 (ЦК), арифметико- логическое устройство 3 (АЛУ), первый регистр 4 (РГ), второй цифровой коммутатор 5, второй регистр 6, основной цифроаналоговый преобразователь 7 (ЦАП), третий цифровой коммутатор 8,блок 9 сравнени (БС), регистр 10 сдвига (РГС), вспомогательный цифроаналоговьй преобразователь 11 (UAng), блок 12 управлени  (БУ), регистр 13 последовательного приближени  (РПП), блок 14 посто нной пам ти (Б1Ш), блок 15 оперативной пам ти (БОН), первую и вторую управл ющие шины 16 и 17 которые подключены к первому и второму входам блока управлени , шину Запуск, котора  подключена к третьему входу блока управлени , выходную шину 18. Блок управлени  имеет тринадцать выходов 19-31.

Блок управлени  (фиг.2) содержит первьй и второй регистры 32, 33, генератор 34 тактовых импульсов, посто нное запоминающее устройство 35

Основной цифроаналоговьй преобразователь 7 должен быть выполнен на основе избыточных измерительных кодов (ИИК). Известно, что выходна  характеристика ЦАП, построенного на основе неизбыточного двоичного кода может иметь разрывы, если, веса разр дов имеют отклонени  от требуемых значений.

Если ЦАП реализовать на основе ИИК, например кода Фибоначчи, то разрыва не будет, если веса разр дов изготавливать с погрешностью не более 23,6%. Скачки выходной характеристики при таких низких требовани х к технологии будут большими . Однако значительно уменьшить

(линеаризовать) их можно путем цифровой коррекции результата преоб-- разовани . Это возможно благодар  наличию многозначности ЮЖ.

5 Предлагаемое устройство функционирует в двух режимах: поверки и непосредственного цифроаналогового преобразовани  с коррекцией.

В режиме поверки определ ютс 

0 коды реальных значений весов разр дов ЦАПр 7, причем разр ды дел тс  на группу старших (повер емых) и на группу младших (неповер емых) разр дов . Такой подход справедлив при

)5 формировании весов разр дов с одинаковой относительной погрешность) 5 . .В этом случае абсолютные отклонени 

UQ от требуемых значений дл  старших разр дов будут большими,

20 а дл  младших - малыми. Поэтому коды реальных значений весов младших . разр дов Ко , полученные после изБ

готовлени  устройства, записываютс  в БПП 14 и используютс  при функ25 ционировании.

Определение кодов Кр реальных значений весов разр дов производитс  только дл  групп из m старших разр дов . Значение m определ етс  из

30 услови 

.QTP,.Qb-H./QTP,

где п - количество разр дов ЦАП;

35 п-ть1 отклонение от требуемого

значени  (n-m+D-ro разр да , - значени  первого и второго младших разр дов соответственно .

40 Определение кодов Кр дл  старших разр дов при формировании ЦАП 11 ступенчато нарастающей аналоговой в е- личины Ар, кажда  ступень которой соответствует весу повер емого .раз45 р да, каждый аналоговый сигнал Ар дважды уравновешиваетс  по методу поразр дного кодировани  компенсирующим сигналом ЦАП 7 - один раз с запретом включени  повер емого

JQ разр да, второй раз без запрета. По результатам двух кодирований определ етс  код реального веса повер емого разр да.

Работа устройства в режиме поверки 55 осуществл етс  следующим образом.

По сигналам БУ 12 происходит обнуление РГ 4, содержимого БОП 15, за- .пись исходного кода в РГС 10, уста- 31

навливаетс  в начальное состо ние РПП 13, ЦК 2 коммутирует на вход РГ 4 выход АЛУ 3. На выходе ЦАП 11 по витс  аналоговый сигнал А ,,

tl IH- -1

Значение вспомогательного аналогового сигнала должно быть таким, чтобы при поразр дном уравновешивании его компенсирующим сигналом ПАП 7 А произошло включение повер емого (п-т+1)-го разр да, т.е. А должен превьппать реальный вес повер емого разр да QP

на величину 5-20%

Далее при помогцрГЪлоков 13, 6, 7, 8, 9, 10, 11 производитс  аналого- цифровое преобразование сигнала А , причем РГ 6 при этом функциh-in+-1

онирует только в режиме записи. Результат первого преобразовани  к , которое осуществл етс  с заh-h 4--1 / л

претом включени  (n-m+D-ro разр да, при помощи БУ 12, ЦК 8 формируетс  в РПП 13. Двоичный код к перво .-t п - fTt4-1

го преобразовани  формируетс  в РГ 4 при помощи блоков 2,3,4,5,12,14, 15,8 по формуле

К Еа Кр. ,

Vin-n i-, 1

где е 0,11 - разр дный коэффициент первого кодировани  К

Ь -НП -Ц

I, Результат второго кодировани  h-m+i также формируетс  в РПП 13. Двоичный код К , второго преобразовани  формируетс  в РГ 4 по формуле

. II

.-1 2n-in+1 ;., 1

где а. €{0,l| - разр дный коэффициент второго кодировани  К., .

Так как в выражении (1) коды К равны нулю при i m-m+l (содержимое БОП 15 нулевое), то код К,., раве коду реального веса (п-т+1)-го разр да , т.е. К к . По сигТТ1Г лп n-tnt 2Ц-ГТ,1

налу БУ 12 этот код переписываетс  в БОП 15.

Далее производитс  сдвиг РГС 10, в результате чего на вьпсоде ДАЛ 11 по витс  новый вспомогательный аналоговый сигнал А . Получение реального веса (п-т+2)-го разр да происходит аналогично вьшгеописанному. Процесс поверки заканчиваетс  после определени  кодов реальных весов всех старших разр дов.

В режиме непосредственного преобразовани  входной двоичный код К,

480724

поступающий по входным шинам 1 устройства , преобразуетс  в аналоговую величину Ар,, на выходе 18 устрой- . ства. При этом участвуют все блоки 5 устройства за исключением РГС 10 и ЦАП| 11. Преобразование осуществл етс  следующим образом. Входной код К записываетс  в РГ 4 при помощи ЦК 2 и БУ 12 и сравниваетс  при.помощи 10 АЛУ 3 1C кодом реального веса старшего разр да Кр. При сравнении.анали- зируютс  сигнал переноса z АЛУ 3, наход щегос  в режиме вычитани , причем сигнал переноса Z| подчин ет- 15 с  следзпощему выражению:

10,

если К К р.

если К К.,.

,

35

20 Если , то содержимое РГ 4 не измен етс , а в РПП 13 записываетс  ноль при помощи ЦК 8 и БУ 12..Если , то из содержимого РГ 4 вычитаетс  код Кр, (дальнейшее сравне25 ние производитс  с остатком К-К-), а в РПП 13 записьшаетс  единица.

Далее код К сравниваетс  с кодом реального веса Кр„., следующего разр да . Последующее преобразование

3Q входного кода К в рабочий код происходит аналогично.

Заканчиваетс  процесс после п-го сравнени  содержимого РГ 4 с кодом реального веса младшего разр да Кр, В результате в РПП 13 сформируетс  . рабочий код Край которьш по сигналу БУ 12 перепишетс  в РГ 6, после чего на выходе 18 устройства по витс  аналогова  величина А„, , точно соBt iX

Q ответствующа  входному двоичному коду К. .

Необходимые дл  функционировани  устройства управл ющие и условные сигналы приведены в таблице.

45 Алгоритм функционировани  цифро- аналогового преобразовани  в соответствии с вьштеприведенным показан на фиг.З и 4 состоит из: вершины (1-5) - обнуление БОП 15; вершины (6-15) 50 первое кодирование А с запретом

включени  4-го разр да; вершины (16- 26) - второе кодирование А„ без запрета включени  4-го разр да; вершины (27-28) - запись Кр„ в БОП 15;

55 вершины (29-39) - первое кодирование Ag с запретом включени  5-го разр да; вершины (40-50) - второе кодирование вершины (51-52) - запись- Кр в

БОГ 15, вершины (53-65) - непосредственное преобразование.

Claims (2)

1. Формула изобретени 

   1 Устройство цифроаналогового преобразовани , содержащее основной и вспомогательный цифроаналоговые преобразователи , блок сравнени , блок управлени , первый и второй регистры регистр сдвига, выходы которого подключены к соответствующим входам вспомогательного цифроаналогового преобразовател , выход которого под- ключен к первому входу блока сравнени , второй вход которого соединен с выходной шиной устройства, выходы второго регистра подключены к соответствующим входам основного цифро- аналогового преобразовател , первый, второй и третий выходы блока управлени  подключены соответственно к первым управл ющим входам первого, вто- рого регистров и регистра сдвига, отличающеес  тем, что, с целью повышени  точности за счет улучшени  линейности характеристики преобразовани , в него введены первый , второй и третий цифровые комму- таторы, блок посто нной пам ти, блок оперативной пам ти, регистр последо- :вательного приближени , арифметико- логическое устройство,, первые информационные входы которого объединены с информационными входами блока оперативной пам ти и подключены к выходам первого регистра, вторые информационные входы подключены к выходам второго цифрового коммутатора, пер- вый выход подключен к первому информационному входу третьего цифрового коммутатора. Управл ющий вход подключен к четвертому выходу блока управлени , вторые выходы подключены к первым информационным, входам первого цифрового коммутатора, вторые информационные входы которого  вл ютс  шинами преобразуемого кода, управл ющий вход подключен к п тому выходу блока управлени , выходы подключены к информационным входам первого регистра , второй управл ющий вход которого объединен с информационным входом регистра последовательного при- ближени  и подключен к выходу третьего цифрового коммутатора, второй ин- Аормационньш вход которого  вл етс 

   ш.иной сигнала логической единицы, третий информационный вход  вл етс  шиной сигнала логического нул , четвертый информационный вход подключен к выходу блока сравнени , первый и второй управл ющие входы подключены соответственно к шестому и седьмому выходам блока управлени , восьмой . выход которого подключен к второму управл ющему входу регистра сдвига и к первому управл ющему входу регистра последовательного приближени , дев тые выходы подключены к адресным входам блоков оперативной и посто нной пам ти, выходы которых подключены соответственно к первым и вторым входам второго цифрового коммутатора, управл ющий вход которого подключен к дес тому выходу блока управлени , первый, второй и третий входы которого  вл ютс  соответственно первой и второй управл ющими шинами и шиной Запуск, одиннадцатый и двенадцатый выходы подключены соответственно к первому и второму управл ющим входам оперативной пам ти, тринадцатый выход подключён к второму управл ющему входу регистра последовательного приближение, выходы которого подключены к информационным входам второго регистра, при этом выход основного цифроаналогового преобразовател   вл етс  выходной щиной.
2. 2. Устройство по п.1, о т л и ч а ю щ е е с   тем, что блок управлени  выполнен на первом регистре, втором регистре, генераторе тактовых импульсов, посто нном запоминающем устройстве, первый и второй входы которого  вл ютс  первым и вторым входами блока управлени , выходы с первого по п тнадцатьй.подключены к информационным входам первого регистра , входы с третьего по дев тый подключены к выходам второго регистра , выходы с шестнадцатого по двадцать второй подключены к информационным входам второго регистра, первый управл ющий вход которого  вл етс  третьим входом блока управлени  второй управл ющий вход подключен к пр мому выходу генератора тактовых импульсов, инверсный выход которого подключен к управл ющему входу первого регистра, выходы с первого по дев тый которого  вл ютс  соответгтвснно четвертым, п тым, первым, ра  вл ютс  дев тыми выходами блока тринадцатым, дес тым, шестым, седь- управлени , выходы с тринадцатого по мым, одиннадцатым, двенадцатым выхо- п тнадцатьй  вл ютс  соответственно

   дами блока управлени , выходы с дес -j восьмым, третьим и вторым выходами того по двенадцатый первого регист- блока управлени .

   1722 23

   19 28

   31 29 30

   27

   Режим 2

   При - разрешение преобразовани 

   Вычитание-сложение АПУ 3 При yj 0 - сложение

   Коммутаци  ЦК 2

   Обнуление РГ 4 Коммутаци  ЦК 5

   Синхроимпульс РПП 13

   При У, 0 - коммутируетс  выход АЛУ 3

   При У 0 коммутируетс  выход БОП 15

   Запись-считьшание БОИ 15 При У 0 - считывание

   Синхроимпульс записи БОП 15

   Адрес БОП 15 и ВШ1 14

   y yV

   w ю ю

   У..

   I

   Начальна  установка Сдвиг РГС 10 Адрес 1 ЦК 8 Адрес 2 ЦК 8

   20

   Запись РГ 6

   вание с контролем

   При - разрешение преобразовани 

   При У, 0 - коммутируетс  выход АЛУ 3

   При У 0 коммутируетс  выход БОП 15

   y yV

   w ю ю

   1 о 1 5-й 1 О О 4-й О 1 1 3-й О 1 О 2-й О О 1.1-й

   коммутируетс 

   ЕС 9

   коммутируетс 

   лог. О

   коммутируетс 

   лог. 1

   коммутируетс  выход АЛУ 3