SU1236556A1

SU1236556A1 - Аналоговое запоминающее устройство

Info

Publication number: SU1236556A1
Application number: SU813348063A
Authority: SU
Inventors: Вячеслав Михайлович Чумак
Original assignee: Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority date: 1981-10-26
Filing date: 1981-10-26
Publication date: 1986-06-07

Abstract

Изобретение относитс к вычислительной и контрольно-измерительной технике Цель изобретени - повышение быстродействи аналогового запоминающего устройства . Устройство содержит коммутатор, первую и вторую чейки пам ти соответственно с инвертированием и без инвертировани выходного напр жени , три резистора и операционный усилитель (ОУ). В режиме выборки перва чейка пам ти повтор ет входное напр жение устройства, инвертиру его знак, а втора чейка пам ти, включенна в цепь отрицательной обратной св зи ОУ, запоминает напр жение ошибки, вносимой первой чейкой пам ти и ОУ. В режиме хранени погрешности активных элементов в составе чеек пам ти и ОУ компенсируютс . В отличие от известных устройств с запоминанием вход ного напр жени и напр жени ошибки на соответствующих чейках пам ти предлагаемое устройство характеризуетс более высоким быстродействием, поскольку в нем ОУ в режиме выборки отслеживает напр жение ошибки, амплитуда и скорость изменени которой значительно меньше соответствующих параметров входного напр жени . 1 ил. сл N5 СА:) 05 ел С71 ot

Description

Изобретение относитс к аналоговой технике и может быть использовано дл запоминани выборочных значений аналогового сигнала.

Цель изобретени - повышение быстродействи аналогового устройства.

На- чертеже приведена функциональна схема устройства.

Аналоговое запоминающее устройство содержит коммутатор 1, чейки 2 и 3 соответственно с инвертированием и без инвертировани выходного напр жени , три согласующих элемента на резисторах 4-6 и операционньЕЙ усилитель 7.

Аналоговое запоминающее устройство работает следующим образом.

В режиме выборки коммутатор 1 соедин ет вход устройства с выводом резистора 5, причем чейки 2 и 3 пам ти имеют замкнутое состо ние ключей и работают в режиме слежени . При этом напр жение на выходе чейки 2 пам ти повтор ет входное напр жение устройства, но с обратным знаком , а чейка .3 пам ти, включенна в цепь отрицательной обратной св зи операционного усилител 7, отслеживает сумму входного напр жени устройства и выходного напр жени чейки 2 пам ти т. е. погрещность инвертировани входного напр жени у чейки 2 пам ти с учетом ощибки суммировани , вносимой операционным усилителем 7. При переходе в режим хранени чейки 2 и 3 пам ти запоминают соответственно проинвертированное входное на.- пр жение и суммарную погрешность активных элементов устройства, приведенную к выходу операционного усилител 7, а коммутатор 1 соедин ет вывод резистора 5 с выходом устройства. При этом на выходе операционного усилител 7 устанавливаетс входное напр жение устройства в момент перехода из режима выборки в режим хранени , причем погрещности, вносимые активными элементами (повторител ми напр жени в составе чеек 2 и 3 пам ти и операционным усилителем 7), подавл ютс .

В предлагаемом устройстве целесообразно использовать наиболее быстродействующие повторители напр жени в составе чеек 2 и 3 пам ти, выполненные по разомкнутой

схеме, поскольку довольно значительные погрещности таких повторителей в устройстве компенсируютс . В отличие от известных устройств с запоминанием входного напр жени и напр жени ошибки на соответствующих чейках пам ти предлагаемое устройство характеризуетс более высоким быстродействием , поскольку операционный усилитель 7 в этом устройстве в режиме выборки отслеживает напр жение ощибки, амплитуда и скорость изменени которой значительно

меньще соответствующих параметров входного напр жени . Следовательно, по отношению к известным устройствам, операционный усилитель которых в режиме выборки отслеживает входное напр жение, предлагаемое устройство позвол ет запоминать более

быстро мен ющиес входные сигналы, скорость изменени которых превыщает максимальную скорость нарастани операционного усилител .

Claims

Формула изобретени

Аналоговое запоминающее устройство, содержащее первую и вторую чейки пам ти, операционный усилитель, выход которого вл етс выходом устройства и соединен с входом второй чейки пам ти и первым входом коммутатора, второй вход которого вл етс входом устройства, отличающеес тем что, с целью повышени быстродействи устройства , в него введены первый, второй и третий согласующие элементы на первом, втором и третьем резисторах, одни выводы которых соединены с инвертирующим входом операционного усилител , неинвертирующий вход которого соединен с шиной нулевого потенциала, другие выводы первого, второго и третьего резисторов соединены соответственно с выходом первой чейки пам ти, с выходом коммутатора и с выходом второй чейки пам ти, вход первой чейки пам ти соединен с первым входом ко.ммутатора.