SU733032A1

SU733032A1 - Аналоговое запоминающее устройство

Info

Publication number: SU733032A1
Application number: SU772547349A
Authority: SU
Inventors: Герман Дмитриевич Бахтиаров; Петр Андреевич Дзарданов
Original assignee: Предприятие П/Я Р-6082
Priority date: 1977-11-28
Filing date: 1977-11-28
Publication date: 1980-05-05

Description

1

Изобретение относитс к области вычислительной техники и может найти применение при построении аналого-цифровых преобразователей (АЦП), а также при согласовании аналоговых и цифровых устройств в различных системах обработки сигналов.

Известно аналоговое запоминающее устройство , использующее последовательные аналоговые ключи на бипол рных и полевых транзисторах 1.

Недостаток таких устройств - сравнительно высокий уровень помех, проход щих через паразитные емкости, что ограничивает как их точность, так и быстродействие.

Известно также аналоговое запоминающее устройство, использующее операционный усилитель и обратную св зь при зар де накопительного конденсатора 2.

Недостатки этого устройства - сложность и относительно невысокое быстродействие .

Наиболее близким по технической сущности к предлагаемому вл етс устройство , которое состоит из входного буферного каскада, аналогового ключа, разделительного элемента, накопительного конденсатора и выходного буферного каскада. Когда ключ

разомкнут, происходит стробирование исходного сигнала и зар да накопительного конденсатора. Когда ключ замыкаетс , выходной сигнал входного каскада замыкаетс на шину нулевого потенциала и на накопительном конденсаторе сохран етс зар д, оставшийс в момент замыкани ключа. Разделительный элемент, представл ющий собой однонаправленный вентиль (либо диод, либо р-п переход транзистора), необходим дл того, чтобы отделить накопительный кон10 денсатор от ключа в режиме запоминани ЗЗ Недостатками рассмотренного устройст . ва вл ютс относительно невысока точность образовани выборочных значений, котора ограничиваетс в первую очередь разделительным элементом, а также однопол рность устройства, что тоже определ етс наличием разделительного элемента, представл ющего собой однонаправленный вентиль.

Цель изобретени - увеличение точно20 сти образовани выборочных значений и придание устройству свойства работать от бипол рных входных сигналов.

Поставленна цель достигаетс тем, что в аналоговом запоминающем устройстве.

содержащем входной усилитель, вход которого соединен со входом устройства, накопительный элемент, например конденсатор, ключ, соединенный с шиной управлени и шиной нулевого потенциала, выходной каскад , например операционный усилитель, выход которого соединен с выходом устройства , ключ соединен с одной обкладкой конденсатора и первым входом операционного усилител , второй вход которого подключен к выходу входного усилител и другой обкладке конденсатора.

На фиг. 1 изображена структурна схема предложенного устройства; на фиг. 2 - структурна схема операционного усилител .

Устройство содержит входной усилитель 1, накопительный элемент, например конденсатор 2, ключ 3, операционный усилитель 4 (выходной каскад).

Устройство работает следующим образом.

В режиме слежени ключ 3 замкнут и на одной из обкладок конденсатора 2 напр жение отслеживает входное напр жение. Если выходное сопротивление усилител 1 пренебрежимо мало, то напр жение на конденсаторе 2 повтор ет входное напр жение без ошибок слежени . В противном случае по вл ютс некоторые ошибки слежени , присущие аналогичным устройствам и завис щие от соотношени посто нной времени зар да к интервалу стробировани (времени замыкани ключа 3).

Переход в режим запоминани осуществл етс при размыкании ключа 3. Напр жение на другой обкладке конденсатора 2 при этом повтор ет измен ющийс входной сигнал напр жени . Напр жение с обоих обкладок конденсатора 2 подаетс на два входа операционного усилител 4, включенного в режим вычитани . Если коэффициент усилени усилител в разомкнутом состо нии достаточно велик и выполн етс условие Нд/К2 Ra/Ri, то на выходе операционного усилител 4 будет иметь место соотношение:

ивых (IS-la) RVRi,

где - напр жени на выходе усилител 1 и другой обкладке конденсатора 2 соответственно (точки а и б на чертеже). ,

Поскольку переменна составл юща входного сигнала присутствует на обоих входах усилител 4, то на его выходе в этом режиме будет иметь место посто нное напр жение . Это и будет выборочным значением сигнала. Увеличение точности образовани в предоженном устройстве выборочных значений сигнала по сравнению с прототипом обусловлено, в первую очередь, отсутствием разделительного нелинейного элемента между усилителем 1 и конденсатором 2 и возможностью сделать посто нную времени зар да достаточной малой, а также тем, что дл управлени ключом 3, который работает относительно щины нулевого потенциала, требуютс небольшие перепады напр жени . Это существенно уменьшает нелинейную составл ющую апертурной ошибки , вызванную конечность фронта управл ющего строба, а также ошибки, обусловленные пролезанием на конденсатор 2 управл ющих ключом 3 стробов, и нестабильностью остаточных параметров ключа 3 из-за изменени входного сигнала в заданном динамическом диапазоне. Представл ет интерес использование в качестве операционного усилител 4 интегральных компараторов с дифференциальными входами, которые позвол ют выполнить операцию вычитани и получить при этом очень высокое быстродействие.

В операционном усилителе используетс последовательна цепочка компараторов 5. Их можно рассматривать, -например, как аналоговую часть параллельного АЦП. Здесь используетс свойство дифференциальных компараторов 5 реагировать на разность напр жений, поступающий на их входы . Дл того, чтобы это реализовать, входной сигнал с выхода усилител поступает на одни входы компараторов, а на другие их входы подаютс напр жени с отводов резистиБного делител 6, который с одной стороны соединен с промежуточным буферным каскадом 7, г, с другой - с генератором тока 8. В результате на выходе компараторов 5 будет присутствовать проквантованный по величине сигнал, соответствующий выборочному значению его на конденсаторе 2. Дополнителька погрешность квантовани определ етс числом используемых компараторов 5 и законом расстановки уровней квантовани на резистивном делителе 6. При использовании компараторов 5 со стробированием этот результат в виде унитарного кода может быть запомнен сколь угодно долго.

Скорость работы устройств, измер ема например, максимальной частотон дискретизации , определ етс в этом случае быстродействием используемых компараторов.

Технико-экономическа эффективность предложенного устройства определ етс тем, что оно позвол ет сочетать в себе простоту аналоговых запоминающих устройств с параллельными ключами с высокой точностью , присущей аналоговым запоминающим устройствам со сложными ключами и обратными св з ми. Так аппаратурна реализаци устройства при прочих равных услови х обходитс в 3-5 раз дешевле известных аналогичных устройств другого типа.

Устройство позвол ет уменьшить динамические ошибки параллельного АЦП, использующего современные стробируемые компараторы в 3-5 раз по сравнению со случаем работы без аналогового запоминающего устройства и получить быстродействие,

Claims

Формула изобретения

Аналоговое запоминающее устройство, содержащее входной усилитель, вход которого соединен со входом устройства, накопительный элемент, например конденсатор, ключ, соединенный с шиной управления и шиной нулевого потенциала, выходной каскад, например, операционный усилитель, выход которого соединен с выходом устройства, отличающееся тем, что, с целью повышения точности устройства, в нем ключ сое_s динен с одной из обкладок конденсатора и первым входом операционного усилителя, второй вход которого подключен к выходу входного усилителя и другой обкладке конденсатора.