SU1224987A1 - Формирователь серий импульсов - Google Patents
Формирователь серий импульсов Download PDFInfo
- Publication number
- SU1224987A1 SU1224987A1 SU843753446A SU3753446A SU1224987A1 SU 1224987 A1 SU1224987 A1 SU 1224987A1 SU 843753446 A SU843753446 A SU 843753446A SU 3753446 A SU3753446 A SU 3753446A SU 1224987 A1 SU1224987 A1 SU 1224987A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- pulses
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к импульсной технике. Может быть использовано в устройствах автоматики и вычислительной техники дл формировани серий импульсов с заданной комбинацией импульсов в серии. Цель изобретени - расширение функциональных возможностей , достигаетс путем программировани комбинации импульсов в серии. Повышение точности устройства достигаетс путем устранени неоднозначности формировани первой серии импульсов от включени к включению устройства . Дл достижени поставленной цели в устройство введены: югичес- кий элемент (ЛЭ) ИЛИ-НЕ 10, многовхо- довый ЛЭ ИЛИ-НЕ 9, группа ЛЭ ИЛИ-НЕ 8, дешифратор 7, буферный элемент 11, блок 13 начальной установки. Кроме . того, устройство содержит генератор 1опорных импульсов, ключи 2 и 3, пересчетные блоки 4 и 5, триггер 6, шины: управл ющего сигнала 14, входные 15 выходные 16. 1 з.п. ф-лы, 2ил. 8 (Л
Description
f
Изобретение относитс к имггульс- ной технике и может быть использона- но в устройствах автоматики и вычислительной техники дл формировани серий импульсов.с заданной комбинацией импульсов в серии.
Цель изобретени - расширение -функциональных возможностей устройства путем программировани комбинации импульсов в серии и повышение точности устройства путем устранени неоднозначности формировани первой серии импульсов от включени к включению устройства.
входньН Ш шинами 15. Первый и осталь ные пересчетного блока 4 соединены с входами дешифратора 7, вы ходы которого подключены-к первым
S входам группы элементов ИЛИ-НЕ 8, вторые входы которых соединены с вы ходами буферного регистра 1, а выходы группы элементов 8 подключены к входам многовходового эле
10 мента ИЛИ-НЕ 9, выход которого соединен с первым входом элемента ИЛИ-НЕ 10, второй вход которого сое динен с выходом генератора 1 опорны импульсов, а выход элемента ИЛИ-НЕ 1
На фиг.1 представлена функциональ- 5 вл етс выходной шиной 16 устройна схема формировател серий импульсов; на фиг,2 - функциональна схема блока начальной установки.
Формирователь серий импульсов (фиг.1) содержит генератор 1 опорных импульсов, ключи 2 и 3, пересчетные блоки 4 и 5, триггер 6 (1К триггер), дешифратор 7, группу элементов ИЛИ-НЕ 8, многовкодовый элемент ИЖ-НЕ 9, элемент ИЛИ-НЕ 10, буферный регистр 11, ключ 12, блок 13 начальной установки. На фиг. также по- казаны шина 14 управл ющего сигнала, входные шины 15 и выходна шина 16. Блок начальной установки (фиг.2) содержит обмотку 17 реле, нормально- замкнутые контакты 18 реле, резистор 19,
Выход генератора I опорных импульсов соединен с информационными входами ключей .2 и 3, выходы которых ;подключеиы соответственно к счетным входам пересчетных блоков 4 и 5, первые выходы которых соединены соответственно с нулевым (К) и единичным (J) входами триггера 6, пр мой выход которого соединен с управл ющим входом ключа 2 и установочнь М входом пересчетного блока 5, а инЕ1ерсный выход триггера 6 соединен с управ- л к цим входом ключа 3 ц установочным входом пересчетного блока 4i Шина 14 управл ющего сигнала соединена с управл к цим входом ключа 12, информационный вход которого подключен к второму выходу пересчетного блока 5, а выход ключа 12 соединен с входом синхронизации буферного регистра 11, установочный вход которого со- еАинен с установочным входом триггера 6 и выходом блока 13 нач,альной установки, а информационные входа: буферного регистра 11 соединены с
24987а
входньН Ш шинами 15. Первый и остальные пересчетного блока 4 соединены с входами дешифратора 7, выходы которого подключены-к первым
S входам группы элементов ИЛИ-НЕ 8, вторые входы которых соединены с выходами буферного регистра 1, а выходы группы элементов 8 подключены к входам многовходового эле10 мента ИЛИ-НЕ 9, выход которого соединен с первым входом элемента ИЛИ-НЕ 10, второй вход которого соединен с выходом генератора 1 опорных импульсов, а выход элемента ИЛИ-НЕ 10
ства.
Обмотка 17 реле в блоке начальной установки включена между шиной питани и общей шиной, резистор 19 одним
выводом соединен с шиной питани , а другим выводом, который вл етс выходом блока начальной установки (о), через нормально замкнутые контакты 18 соединен с общей шиной.
Формирователь серий импульсов работает следуюгцим образом.
При включении питани выход а блока начальной установки вначале находитс под нулевым потенциалом и
буферный регистр I1 с триггером 6 устанавливаютс в О состо ние. Через врем задержки срабатывани реле его контакты размыкаютс , noveH- циал выхода а становитс высоким, что позвол ет буферному регистру I1 и триггеру 6 нормально функционировать .
С генератора 1 опорных импульсов импульсы поступают на информационные
входы ключей 2 и 3 и на вход элемента ШШ-НЕ 10, Логический О на Q выходе триггера 6 запрещает работу ключа 2 и разрешает работу пересчетному блоку 5. Логическа I на Q выходе
триггера 6 разрешает работу ключа 3 и запрещает работу пересчетного блока 4. В этом состо нии триггера 6 работает пересчетный блок 5, формиру паузу между сери ми импульсов.
Пересчетный блок 4 находитс в О состо нии и на шину 16 устройства импульсов не поступает. При изменении логического уровн из О в 1 на единичном входе J триггера 6 его
состо ние изменитс на единичное
(Q I/Q 0), В этом состо нии триггера () будет запрещена работа ключа и пересчетного блока 5, разрешена
работа ключа 2 и пересчетного блока 4, и на шине 16 устройства будет формироватьс сери импульсов.
При изменении логического уровн из О в 1 на нулевом входе К триг- гера 6 его состо ние йерейдет в нулевое (Q О, Q 1), при котором вновь будет формироватьс пауза и т.д.
Комбинаци импульсов в серии соответствует коду, записанному в буфер- ный регистр 1I. При нулевом коде в буферном регистре на выходную шину 16 проход т все импульсы серии. Запись кода в буферный регистр происходит по сигналу логической 1 на ши- не 14 управл кщего сигнала с приходом первого импульса на втором выходе пересчетного блока 5 при формировании паузы между сери ми.
Claims (2)
1. Формирователь серий импульсов, содержащий генератор опорных импульсов , выход которого соединен с информационными входами первого и второго ключей, выходы которых подключены к счетным входам соответственно первого и второго пересчетных блоков, первые выходы которых соединены соответственно с нулевым и единичным входами триггера, пр мой и инверсный выходы которого подключены к управл ющим входам соответственно первого и
второго ключей, третий ключ, отличающийс тем, что, с целью расширени функциональных возможностей и повышени точности, в него дополнительно введены буферный регистр, дешифратор, элемент ИЛИ-НЕ, группа элементов ИЛИ-НЕ, многовходовый элеj
O 5
0
5 Q
5
0
мент ИЛИ-НЕ и блок начальной установки , причем выход блока начальной установки подключен к установочному входу триггера и установочному входу буферного регистра, информационные входы которого соединены с входными шинами, а вход синхронизации буферного регистра соединен с выходом третьего ключа, управл ющий вход которого подключен к шине управл ющего сигнала, а информационный вход соединен с вторым выходом вта- рого пересчетного блока, установочный вход которого соединен с пр мым выходом триггера, инверсный выход которого соединен с установочным входом первого лересчетного блока, пер7 вый и остальные выходы которого соединены с входами дешифратора, выходы которого подключены к первым входам группы элементов ИЛИ-НЕ, вторые входы которых соединены с выходами буферного регистра, а выходы группы элементов ИЛИ-НЕ подключены к входам многовходового элемента ИЛИ-НЕ, выход которого соединен с перв.ым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом генератора опорных импульсов, а выход элемента ИЛИ-НЕ вл етс выходом устройства,
2. Формирователь по п.1, о т л и- чающийс тем, что блок начальной установки содержит реле и резистор, причем обмотка реле включена между тиной питани и общим проводом, один вывод резистора соединен с шиной питани , а другой вывод резистора, вл кщийс выходом блока начальной установки, через нормально замкнутые контакты реле соединен с обш;им проводом.
Редактор И.Сегл ник
Составитель Б.Кириллов
Техред Л.Олейник Корректор М.Демчик
Заказ 1963/57 Тираж 816Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий П3035, Москва, Ж-35, Раушска наб. , д. 4/5
.Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843753446A SU1224987A1 (ru) | 1984-06-07 | 1984-06-07 | Формирователь серий импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843753446A SU1224987A1 (ru) | 1984-06-07 | 1984-06-07 | Формирователь серий импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1224987A1 true SU1224987A1 (ru) | 1986-04-15 |
Family
ID=21123924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843753446A SU1224987A1 (ru) | 1984-06-07 | 1984-06-07 | Формирователь серий импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1224987A1 (ru) |
-
1984
- 1984-06-07 SU SU843753446A patent/SU1224987A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 945957, кл. Н 03 К 3/64, 1982, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840004963A (ko) | 데이타 입력 키보드장치 | |
US3296525A (en) | System for measuring time intervals by means of timing pulses | |
SU1224987A1 (ru) | Формирователь серий импульсов | |
SU987613A1 (ru) | Устройство дл ввода информации | |
SU1539978A1 (ru) | Устройство дл временного разделени импульсных сигналов | |
SU1256190A1 (ru) | Многоканальный коммутатор | |
SU1206730A1 (ru) | Устройство дл контрол коммутационных изделий | |
SU1265971A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1295426A1 (ru) | Устройство дл классификации сигналов объектов | |
SU1083195A1 (ru) | Устройство дл управлени подключением электропитани | |
SU1144187A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1295391A1 (ru) | Генератор случайных интервалов времени | |
SU1430953A1 (ru) | Генератор случайных сочетаний | |
SU1091306A2 (ru) | Устройство задержки сигналов | |
SU1307346A1 (ru) | Устройство дл определени направлени движени | |
SU1005285A2 (ru) | Устройство дл умножени частоты следовани периодических импульсов | |
SU732873A1 (ru) | Устройство дл формировани адресов датчиков | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU434598A1 (ru) | Программное устройство | |
SU1416964A1 (ru) | Устройство дл инициативного ввода адреса | |
SU1228229A1 (ru) | Устройство дл формировани серий импульсов | |
SU1226631A1 (ru) | Селектор импульсов по длительности | |
SU1564686A1 (ru) | Устройство дл индикации | |
JP2913795B2 (ja) | リレー切替え制御装置 | |
SU1228234A1 (ru) | Генератор сигналов,кодированных по системе Морзе |