SU1221756A1 - Code-to-time interval converter - Google Patents

Abstract

Изобретение относитс  к вычислительным моделирующим устройством и может быть использовано в информационно-измерительных системах и моделирующих комплексах. Изобретение позвол ет повысить точность и расширить функциональные возможности преобразовател  за счет реализации Входные „ шины воспроизведени  выходных временных интервалов с заданным законом распределени  путем введени  в устройство , содержащее триггер 10, первьй регистр 5, блок 7 сравнени , генератор 1 импульсов, первый 2 и второй 11 элементы И, первый 3 счетчик импульсов , посто нного запоминающего устройства 9, второго счетчика 8 импульсов, третьего элемента И 12, формировател  13 импульсов, второго регистра 6. Преобразователь может формировать не только временные интервалы одной длительности, соответствующие коду N , но и временные интервалы различной длительности, соответствующие коду N гр точн Закон распределени  этих временных интервалов в зависимости от назначени  устройства может быть различным и реализуетс  с помощью соответствующей кодировки посто нного запоминающего устройства 9. 3 ил. (Л С Izpunna адресных Выходна The invention relates to a computing modeling device and can be used in information-measuring systems and modeling complexes. The invention allows to increase the accuracy and expand the functionality of the converter by implementing the input playback bus output time intervals with a given distribution law by introducing into the device containing the trigger 10, the first register 5, the comparison unit 7, the pulse generator 1, the first 2 and the second 11 And elements, the first 3 pulse counter, permanent storage device 9, the second counter of 8 pulses, the third element And 12, the imaging unit of 13 pulses, the second register 6. The converter can It is possible to form not only time intervals of the same length corresponding to code N, but also time intervals of various duration corresponding to code N is exact. The distribution of these time intervals depending on the purpose of the device can be different and is implemented using the appropriate encoding of the persistent storage device 9. 3 il. (L From Izpunna address output

Description

1one

Изобретение относитс  к вычислительным моделирующим устройствам и может быть использовано в информационно-измерительных системах и моделирующих комплексах, например, при полунатурном моделировании систем воздзтпных сигналов (СВС), а также в авиационных тренажерах.The invention relates to computational modeling devices and can be used in information-measuring systems and modeling complexes, for example, in the case of semi-natural modeling of airborne signal systems (CBC), as well as in flight simulators.

Цель изобретени  - повьппение точности и расширение функциональных возможностей преобразовател  за счет реализации воспроизведени  выходных временных интервалов с заданным законом распределени .The purpose of the invention is to increase the accuracy and expand the functionality of the converter by implementing the reproduction of output time intervals with a given distribution law.

На фиг. 1 изображена схема пред- лагаемого преобразовател  кода во временной интервал; на фиг. 2 - временна  диаграмма, по сн юща  его работу; на фиг. 3 - вариант реализации посто нного запоминающего устрой- ства (ПЗУ).FIG. 1 shows a diagram of a proposed code converter in a time interval; in fig. 2 is a timing diagram explaining his work; in fig. 3 is an embodiment of the implementation of a permanent storage device (ROM).

Преобразователь кода во временной интервал содержит генератор 1 импульсов , первый элемент И 2, первьй счетчик 3 импульсов, первые и вторые входные шины 4.1 и 4.2, первый регистр 5, второй регистр 6, блок 7 сравнени , второй счетчик 8 импульсов , посто нное запоминающее устройство (ПЗУ) 9, триггер 10, второй элемент И 11, третий элемент И 12, формирователь 13 импульсов, выходную шину 14, стробирующие входы 15 и 16 ПЗУ 9 и первые 17 и вторые 18 адресные входы ПЗУ 9.The code to time converter includes a pulse generator 1, the first element AND 2, the first counter of 3 pulses, the first and second input buses 4.1 and 4.2, the first register 5, the second register 6, the comparison block 7, the second counter of 8 pulses, read-only memory (ROM) 9, trigger 10, the second element And 11, the third element And 12, shaper 13 pulses, output bus 14, gating inputs 15 and 16 of the ROM 9 and the first 17 and second 18 address inputs of the ROM 9.

Выход генератора 1 соединен с первым входом первого элемента И 2, со счетным входом триггера 10 и объединенными между собой вторыми входами второго и третьего элементов И 11 и 12. Выход элемента И 2 подключен к счетному входу первого счетчика 3, выходы которого соответственно соединены с вторыми входами блока 7 сравнени . Первые входные шины 4.1 соеди- нены с соответствующими информационными входами первого регистра 5, выходы которого подключены к соответствующим первым входам,блока 7 сравнени . Вторые вхбдные шины 4.2 со- ответственно подключены к информационным входам второго регистра 6, выходы которого Соединены с соответствующими первыми адресными входами 17 ПЗУ 9. Выход блока 7 сравнени  соединен с входом счетчика 8, выходы которого соответственно соединены с вторыми адресными входами 18 ПЗУ 9.The output of the generator 1 is connected to the first input of the first element And 2, with the counting input of the trigger 10 and interconnected second inputs of the second and third elements And 11 and 12. The output of the element And 2 is connected to the counting input of the first counter 3, the outputs of which are respectively connected with the second the inputs of block 7 comparison. The first input buses 4.1 are connected to the corresponding information inputs of the first register 5, the outputs of which are connected to the corresponding first inputs of the comparison unit 7. The second busbars 4.2 are respectively connected to the information inputs of the second register 6, the outputs of which are connected to the corresponding first address inputs 17 of the ROM 9. The output of the comparison unit 7 is connected to the input of the counter 8, the outputs of which are respectively connected to the second address inputs 18 of the ROM 9.

5656

Выход блока 7 сравнени  также соединёй с вторым входом первого элемента И 2, разрешающим входом триггера 10 и первыми входами второго и третьего элементов И 11 и 12, вторые входы которых объединены и соединены с выходом генератора импульсов, третьи входы соединены соответственно с выходами триггера 10, а выходы - с соответствующими стробирующими входами 16 и 15 ПЗУ 9, выход которого соединен с выходной шиной 14 и через формирователь импульсов 13 - с установочными входами триггера 10 и счетчика 3, а также с входами разрешени  записи регистров 5 и 6.The output of the comparison unit 7 is also connected to the second input of the first element AND 2, the enabling input of the trigger 10 and the first inputs of the second and third elements 11 and 12, the second inputs of which are combined and connected to the output of the pulse generator, the third inputs are connected respectively to the outputs of the trigger 10, and the outputs with the corresponding gate inputs 16 and 15 of the ROM 9, the output of which is connected to the output bus 14 and through the pulse shaper 13 to the installation inputs of the trigger 10 and the counter 3, as well as to the recording resolution enable registers 5 and 6.

Преобразователь работает следующим образом.The Converter operates as follows.

Входной В -разр дный код N Nrp + + Р(-Г,„, поступающий с входных шин 4.1 и 4.2,  вл етс  суммой В m+n двоичных разр дов, где m - старшие разр ды , а п - младшие разр ды. Старшие ,щ разр ды с входных шин 4.1 поступа- ют ца регистр 5, младшие п разр ды с входных шин 4.2 - на второй регистр 6. Регистры 5 и 6 осуществл ют хранение входных кодов в течение циклаThe input B-bit code N Nrp + + P (-G,, coming from the input busbars 4.1 and 4.2, is the sum of B m + n binary bits, where m is the high bits and n is the lower bits. Older bits from the input busses 4.1 are sent to register 5, low-order bits from the busbars 4.2 to the second register 6. Registers 5 and 6 store input codes during the cycle

преобразовани , ftransform f

Генератор 1 вырабатывает импульсы тактовой частоты (фиг. 2а), которые поступают одновременно на первый вход элемента И 2, счетный вход триггера 10 и вторые входы элементов И 11 и 12. С выхода элемента И 2 импульсы поступают на счетньй вход счетчика 3, которьй начинает считать эти импульсы (фиг. 26, в). Код старших m разр дов с регистра 5 поступает на входы блока 7 сравнени , где сравниваетс  с выходным кодом счетчика 3. При совпадении этих двух кодов блок 7 сравнени  вырабатывает сигнал, поступающий на элемент И 2, запрещающий счет импульсов счетчику 3 (фиг. 2г)..Сигнал блока 7 сравнени  поступает также на разрешающий вход триггера 10, разреша  триггеру при поступлении следующего тактового импульса с генератора 1 на его счетньй вход изменить свои состо ни  на выходах (фиг. 2 д, е). В зависиости от состо ни  триггера 10 на выходах элементов И 11 и 12 формиру-. тс  тактовые сигналы, которые постуают на соответствующие стробирующие ходы 16 и 15 ПЗУ 9.The generator 1 generates clock pulses (Fig. 2a), which arrive simultaneously at the first input of the element And 2, the counting input of the trigger 10 and the second inputs of the elements 11 and 12. From the output of the element And 2 the pulses arrive at the counter input of the counter 3, which starts read these pulses (Fig. 26, c). The code of the most significant m bits from register 5 is fed to the inputs of comparator block 7, where it is compared with the output code of counter 3. If these two codes coincide, comparator block 7 generates a signal arriving at AND 2, prohibiting the counting of pulses to counter 3 (Fig. 2d) .. The signal of the comparator unit 7 also arrives at the enable input of the trigger 10, enabling the trigger when the next clock pulse from the generator 1 arrives at its counting input to change its states at the outputs (Fig. 2 d, e). Depending on the state of the trigger 10 at the outputs of the elements And 11 and 12 form. ts clock signals that are applied to the corresponding gate strokes 16 and 15 of the ROM 9.

ПЗУ 9, как показано на фиг. 3, содержит две стандартные матрицы 19 и 20, имеющие размеры 2 х 2, выходы которых подключены к соответствующим входам элемента И-НЕ 21, В каждой строке матрицы ПЗУ 20 прошивка осуществл етс  инверсно по отношению к ПЗУ 19-.ROM 9, as shown in FIG. 3, contains two standard arrays 19 and 20, having dimensions of 2 x 2, the outputs of which are connected to the corresponding inputs of the NE-21 element. In each row of the matrix of the ROM 20, the firmware is inverted relative to the ROM 19-.

Код и младших разр дов с регистра 6 поступает на первые адресные входы 17 ПЗУ 9, выбира  соответствующие строки матриц 20 и 19 ПЗУ 9. Выходной код счетчика 8.поступает на вторые адресные входы 18 ПЗУ 9, выбира  соответствующие столбцы матриц 20 и 19 ПЗУ 9. Формирование каждого периода, просчитываемого счетчиком 8, осуществл етс  в моменты действи  стробирующих импульсов на входах 16 или 15. Общий выходной временной интервал, пропорциональный входному коду N , будет равен сумме всех сформированных временных интервалов за 2 периодов, просчитываемых счетчиком 8 в течение цикла преобразовани . Причем пропорционально коду N|.p будут формироватьс  временные интервалы одинаковой длительности, а пропорционально коду NrogH временные интервалы увеличенной длительности на период тактовой частоты. Кодировка ПЗУ 9 строго определ ет пор док распределени  временных интервалов одинаковой и увеличенной длительностей .The code and the least significant bits from register 6 goes to the first address inputs 17 of ROM 9, select the corresponding rows of matrices 20 and 19 of ROM 9. The output code of the counter 8. enters the second address inputs of 18 ROM 9, selects the corresponding columns of matrices 20 and 19 of ROM 9 The formation of each period calculated by the counter 8 is carried out at the moments of action of the gating pulses at the inputs 16 or 15. The total output time interval proportional to the input code N will be equal to the sum of all the formed time intervals for the 2 periods calculated by 8 during the conversion cycle. Moreover, in proportion to the code N | .p, time intervals of the same duration will be formed, and in proportion to the code NrogH, time intervals of an increased duration for the period of the clock frequency. The coding of the ROM 9 strictly defines the order of allocation of time intervals of the same and increased durations.

За один цикл преобразователь фор- 1мирует 2 периодов временных интервалов в соответствии с кодом (TOMH Число 2 формируемых периодов зависит от требуемой точности, предъ вл емой к имитируемой характеристике. При этом квант преобразовани  частоты будет равен , что повышаетIn one cycle, the converter forms 2 periods of time intervals in accordance with the code (TOMH Number 2 generated periods depends on the required accuracy presented for the simulated characteristic. At the same time, the frequency conversion quantum will be equal, which increases

точность преобразовани  в 2 раз.2 times conversion accuracy.

Преобразователь может формировать не только временные интервалы одной длительности, соответствующие коду N гр (аналогично прототипу), но иThe converter can form not only time intervals of the same duration, corresponding to the N gr code (similar to the prototype), but also

старших разр дов m 2, а количество младших разр дов И 3. Входной код N N гр + Мтоцн задан равным 11100, т.е. Nrp 11, 100, а вес 5 каждого из 1, 2, 3 разр дов будет равен 1,2,4.older bits m 2, and the number of younger bits And 3. The input code N N gr + Mottsn is set equal to 11100, i.e. Nrp 11, 100, and the weight of 5 of each of 1, 2, 3 bits will be equal to 1,2,4.

Матрицы ПЗУ 9 в данном случае при п 3 должны иметь размер 2 х 2, т.е. 8x8:8 строк (X) х 8 столб- IP цов (Y). Строки X матриц 19 и 20 ПЗУ 9 представл ют первые адресные входы, а столбцы Y матриц 19 и 20 ПЗУ 9 - вторые адресные входы.The matrices of ROM 9 in this case with n 3 should have a size of 2 x 2, i.e. 8x8: 8 lines (X) x 8 columns - IPs (Y). Rows X of matrices 19 and 20 of ROM 9 represent the first address inputs, and columns Y of matrices 19 and 20 of ROM 9 represent the second address inputs.

Возможные комбинации поступающих 15 с регистра 6 кодов дл  Ц 3Possible combinations of incoming 15 with a register of 6 codes for C 3

будут соответствовать следующим строкам матриц:will match the following rows of matrices:

Коды регистра 6 Строки матрицыRegister codes 6 Lines of the matrix

1one

2020

2525

30thirty

000 001 010 011 100 101 110 111000 001 010 011 100 101 110 111

2 32 3

4four

8eight

Таким образом, заданный кодЯ 100 соответствует п той строке мат- риц ПЗУ 9.Thus, the given code value 100 corresponds to the fifth row of the matrixes of ROM 9.

В дес тичном коде N д очн 00 в соответствии с весами разр дов может быть записан:In the decimal code, N d ocn 00 in accordance with the weights of the bits can be written:

4040

N,N,

1,2 + 0,2 + 0,2°1.2 + 0.2 + 0.2 °

4, four,

Аес.томн Aes.

т.е. 5-е строки матриц 19 и 20 ПЗУ должен содержать (инверсно) четьфе .единицы, которые в соответствии с 45 (прошивкой матриц должны распредел тьс  по адресам столбцов Y - второй группы адресных входов, формируемых счетчиком 8, который в данном случае дл  2 8 периодов должен быть 3- временные интервалы различной длитель-JQ разр дным.those. The 5th rows of the matrices 19 and 20 of the ROM should contain (inversely) the four units that, in accordance with 45 (the firmware of the matrices should be distributed to the addresses of the columns Y - the second group of address inputs formed by the counter 8, which in this case for 2 8 periods should be 3-time intervals of different length-JQ bit.

Возможные комбинации кодов счетчиности , соответствующие коду N Possible combinations of countable codes corresponding to code N

+ N,+ N,

Закон распределени  этих вре точн менных интервалов в зависимости отThe distribution law of these time intervals, depending on

назначени  устройства может быть различным и реализуетс  с помощью соответствующей кодировки ПЗУ 9. На временной диаграмме фиг. 2 показан случай, когда количествоThe device assignments can be different and are implemented using the corresponding encoding of the ROM 9. In the timing diagram of FIG. 2 shows the case where the quantity

ка 8 будут соответствовать следующим столбцам матриц ПЗУ 9:.Each 8 will correspond to the following columns of the ROM 9 matrices.

Коды счетчика 8 Столбцы матрицы55Counter Codes 8 Matrix Columns55

000000

001001

1one

217564217564

старших разр дов m 2, а количество младших разр дов И 3. Входной код N N гр + Мтоцн задан равным 11100, т.е. Nrp 11, 100, а вес 5 каждого из 1, 2, 3 разр дов будет равен 1,2,4.older bits m 2, and the number of younger bits And 3. The input code N N gr + Mottsn is set equal to 11100, i.e. Nrp 11, 100, and the weight of 5 of each of 1, 2, 3 bits will be equal to 1,2,4.

Матрицы ПЗУ 9 в данном случае при п 3 должны иметь размер 2 х 2, т.е. 8x8:8 строк (X) х 8 столб- IP цов (Y). Строки X матриц 19 и 20 ПЗУ 9 представл ют первые адресные входы, а столбцы Y матриц 19 и 20 ПЗУ 9 - вторые адресные входы.The matrices of ROM 9 in this case with n 3 should have a size of 2 x 2, i.e. 8x8: 8 lines (X) x 8 columns - IPs (Y). Rows X of matrices 19 and 20 of ROM 9 represent the first address inputs, and columns Y of matrices 19 and 20 of ROM 9 represent the second address inputs.

Возможные комбинации поступающих 15 с регистра 6 кодов дл  Ц 3Possible combinations of incoming 15 with a register of 6 codes for C 3

будут соответствовать следующим строкам матриц:will match the following rows of matrices:

Коды регистра 6 Строки матрицыRegister codes 6 Lines of the matrix

1one

2020

2525

30thirty

000 001 010 011 100 101 110 111000 001 010 011 100 101 110 111

2 32 3

4four

8eight

Таким образом, заданный кодЯ 100 соответствует п той строке мат- риц ПЗУ 9.Thus, the given code value 100 corresponds to the fifth row of the matrixes of ROM 9.

В дес тичном коде N д очн 00 в соответствии с весами разр дов может быть записан:In the decimal code, N d ocn 00 in accordance with the weights of the bits can be written:

N,N,

1,2 + 0,2 + 0,2°1.2 + 0.2 + 0.2 °

4, four,

Аес.томн Aes.

ка 8 будут соответствовать следующим столбцам матриц ПЗУ 9:.Each 8 will correspond to the following columns of the ROM 9 matrices.

Коды счетчика 8 Столбцы матрицы55Counter Codes 8 Matrix Columns55

000000

001001

3 4 5 6 73 4 5 6 7

Пусть дл  заданного кода N,o 100 столбцы матриц 19 и 20 ПЗУ 9 будут прошиты следзпощим образом:Let for a given code N, o 100 columns of matrices 19 and 20 of ROM 9 will be flashed next:

единицы в матрице 19 ПЗУ 9 будут прошиты в четных столбцах: 2, 4, 6 и 8, что соответствует кодам счетчика 8 001; 011; 101; 111;units in matrix 19 of ROM 9 will be flashed in even columns: 2, 4, 6, and 8, which corresponds to counter codes 8,001; 011; 101; 111;

единицы в матрице 20 ПЗУ 9 будут прошиты в нечетных столбцах: 1, 3, 5 и 7, что соответствует кодам счетчика 8 - 000; 010; 100; 110.units in matrix 20 of ROM 9 will be stitched in odd columns: 1, 3, 5, and 7, which corresponds to counter codes 8 - 000; 010; 100; 110.

Таким образом, в данном примере код N-гочн 100 поступающий на первые адресные входы матриц 19 и 20 ПЗУ 9, выбирает строки матриц (в данном случае 5-е) , а выходные кодб1 счетчика 8 поступающие на вторые адресные входы, выбирают столбцы матриц, прошивка которых распредел ет четыре единицы в матрицах 19 и 20 ПЗУ 9 в четных и нечетных формируемых периодах из 2 8,Thus, in this example, the N-good 100 code arriving at the first address inputs of matrices 19 and 20 of ROM 9, selects rows of matrices (in this case, 5th), and the output code 8 of counter 8 arriving at the second address inputs, select columns of matrices, the firmware of which distributes four units in the matrices 19 and 20 of the ROM 9 in even and odd generated periods of 2 8,

Преобразование кода начинаетс  с первого периода, которому будут со ответствовать выходной код счетчика 8 - 000, поступающий на вторую группу адресных входов ПЗУ 9 (см, фиг,1)Conversion of the code begins with the first period, to which the output code of the counter 8 - 000, which arrives at the second group of address inputs of the ROM 9, will correspond (see FIG. 1)

Тактовые импульсы генератора 1 им пульсов, приведенные на диаграмме, просчитываютс  счетчиком 3, выходной код которого 11 также показан на фиг. 2 б,в. При совпадении кода счетчика 3 с входным ITI -разр дным кодом N гр 11 на выходе блока 7 сравнени  вырабатываетс  разрешающий потенциал, благодар  которому происходит формирование стробирующе- го импульса на выходе элемента И 11 и одновременно через элемент И 2 прекращаетс  счет тактовых импульсов счетчиком 3. Сигнал с выхода элемента 11 поступает на стробирую- щий вход 16 ПЗУ 9.The clock pulses of the pulse generator 1 shown in the diagram are calculated by the counter 3, the output code of which 11 is also shown in FIG. 2 b, c. When the counter code 3 coincides with the input ITI-digit code N gr 11, the output potential of the comparison unit 7 produces a permitting potential, due to which the strobe pulse is formed at the output of the element 11 and simultaneously through the element 2 the counting of the clock pulses by the counter 3 stops. The signal from the output of element 11 enters the gate input 16 of ROM 9.

В начальный момент счетчик 8 находитс  в исходном нулевом состо нии и его выходной код соответствует N 000. Стробирующий сигнал с выAt the initial moment, the counter 8 is in the initial zero state and its output code corresponds to N 000. A strobe signal with you

22175662217566

хода элемента И 11, поступа  на вход ПЗУ 9 по адресу 100 000, в соответствии с прошивкой матрицы 20 ПЗУ проходит на выход ПЗУ 9 и через 5 формирователь 13 импульсов обнул ет счетчик 3 и триггер 10. В момент обнулени  заканчиваетс  формирование первого периода выходного временного интервала и даетс  разреше- 10 ние счетчику 3 дл  начала формировани  второго периода. При формировании второго периода блоком 7 сравнени  вырабатьшаетс  разрешающий потенциал , по которому полученный на 15 выходе элемента И 11 сигнал, поступа  на вход 16 ПЗУ 9 по адресу 100 0001, в соответствии с прошивкой матрицы 20 ПЗУ 9 не проходит на выход ПЗУ 9. Следующий тактовый им- 20 пульс, поступа  на счетный вход триггера 10 и при наличии на его разрешающем входе потенциала с блока 7 сравнени , изменит состо ние выходов триггера, формиру  таким 25 образом Стробирующий--сигнал на выходе элемента И 12 (см. фиг. 2з). Стробирующий сигнал с выхода элемента И 12, поступа  на вход ПЗУ 9 по адресу 100001, в соот- 30 ветствии с прошивкой матрицы 19 ПЗУ 9 проходит на выход ПЗУ 9 и через формирователь 13 импульсов (фиг.2и) обнул ет счетчик 3 и триггер 10, которые возвращаютс  в исход35 и° состо ние. В момент обнулени of the element 11, entering the ROM 9 at the address 100 000, in accordance with the firmware of the matrix 20, the ROM passes to the output of the ROM 9 and after 5 driver of 13 pulses embraces counter 3 and trigger 10. At the time of zeroing, the formation of the first period of the output time ends interval and allow counter 3 to begin forming the second period. During the formation of the second period by the comparison unit 7, the resolving potential is developed, according to which the signal received at the 15th output of the element 11 is received at the input 16 of the ROM 9 at 100 0001, in accordance with the firmware of the matrix 20, the ROM 9 does not pass to the output of the ROM 9. Next clock The 20 pulses received at the counting input of the trigger 10 and if there is a potential at its resolving input from the comparison block 7, will change the state of the trigger outputs, thus forming 25 Strobe - the signal at the output of the And 12 element (see Fig. 2h) . The gate signal from the output of the element 12, entering the ROM 9 at 100001, in accordance with the firmware of the matrix 19, the ROM 9 passes to the output of the ROM 9 and the counter 3 and the trigger 10 flush through the pulse shaper 13 (Fig. 2i) which return to the outcome of the 35 and ° C state. At the time of zeroing

счетчика 3 и триггера 10 заканчиваетс  формирование второго периода выходного временного интервала и даетс  разрешение счетчику 3 дл  40 начала формировани  третьего периода, который в зависимости от адресного кода ПЗУ 9 формируетс  в дан - ном случае аналогично первому периоду ,the counter 3 and trigger 10, the formation of the second period of the output time interval is completed, and the resolution of the counter 3 is given to 40 begin the formation of the third period, which, depending on the address code of the ROM 9, is formed in this case similarly to the first period

Имитируемый выходной временной интервал Т , соответствующий входному коду М , будет равен сумме временных интервалов всех восьми периодов моделируемой частоты, причем каждый временной интервал, соответствующий 2,4,6,8 периодам, как видно из диаграммы, увеличиваетс  по сравнению с временными интервалами 1,3, 5 и 7 периодов на период тактовой частоты, а весь моделируемый интервал увеличиваетс  в данном случае на четыре периода тактовой частоту, что соответствует коду The simulated output time interval T, corresponding to the input code M, will be equal to the sum of the time intervals of all eight periods of the modeled frequency, with each time interval corresponding to 2,4,6,8 periods, as can be seen from the diagram, increasing compared to time intervals 1, 3, 5 and 7 periods per clock period, and the entire simulated interval increases in this case by four periods the clock frequency, which corresponds to the code

Claims (1)

Формула изобретени Invention Formula Преобразователь кода во временной интервал, содержащий триггер, первый регистр, информационные входы которого  вл ютс  соответствующими первыми входными шинами, а выходы подключены к соответ ствующим первым входам блока сравнени , генератор импульсов, выход которого соединен с первым входом первого элемента И, выход которого подключен к счетному входу первого счетчика импульсов, выходы которого соответственно соединены с вторыми входами блока сравнени , и второй элемент И, отличающийс  тем, что, с целью повышени  точности и расширени  функциональных возможностей преобразовател , в него введены посто нное запоминающее устройство , второй счетчик импульсов, третий элемент И, формирователь импульсов и второй регистр, информационные входы которого  вл ютс  соответствующими вторыми входными шинами, а выходы соединены с соответствующими первымиA code converter to a time interval containing a trigger, the first register, whose information inputs are the corresponding first input buses, and the outputs are connected to the corresponding first inputs of the comparison unit, a pulse generator, the output of which is connected to the first input of the first element And whose output is connected to the counting input of the first pulse counter, the outputs of which are respectively connected to the second inputs of the comparison unit, and the second AND element, characterized in that, in order to improve the accuracy and expansion and the functionality of the converter, a permanent memory device, a second pulse counter, a third AND element, a pulse shaper, and a second register, whose information inputs are the corresponding second input buses, are entered into it, and the outputs are connected to the corresponding first адресными входами посто нного запоминающего устройства, выход которого  вл етс  выходной шиной и через формирователь импульсов подключен к установочным входам триггера и первого счетчика импульсов и входам разрешени  записи первого и второго регистров , при этом выход блока сравнени  подключён к первым входам второго и третьего элементов И, к разрешающему входу триггера, к второму входу первого .элемента И и входу второго счетчика импульсов, выходы которого под- кхрочены к соответствук цим вторым адресным входам посто нного запоминающего устройства, первый и второй стробирующие входы которого срответ- ственно соединены с выходами второго и третьего элементов И, вторые входы которых объединены и подключены -к выходу генератора импульсов, а третьи входы соединены с соответствующими выходами триггера, счетный вход которого соеди - нен с выходом генератора импульсов .the address inputs of the permanent storage device, the output of which is the output bus and connected through the pulse shaper to the setup inputs of the trigger and the first pulse counter and the write enable inputs of the first and second registers, while the output of the comparison unit is connected to the first inputs of the second and third elements And, to the enable input of the trigger, to the second input of the first element I, and to the input of the second pulse counter, whose outputs are hooked up to the corresponding second address inputs of the permanent memory The first and second gating inputs of which are connected to the outputs of the second and third elements I, the second inputs of which are combined and connected to the output of the pulse generator, and the third inputs are connected to the corresponding outputs of the trigger, the counting input of which is connected to the output pulse generator. (рае.2(para.2 Редактор М. ПетроваEditor M. Petrov Составитель В, ВойтовCompiled by, Voitov Техред Л.Олейник Корректор А.ФеренцTehred L.Oleynik Proofreader A.Ferents Заказ 1621/60 - Тираж 816ПодписноеOrder 1621/60 - Circulation 816 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектна , 4Branch PPP Patent, Uzhgorod, st. Project, 4 фиг. JFIG. J