SU1205273A1 - Устройство дл формировани импульсов - Google Patents
Устройство дл формировани импульсов Download PDFInfo
- Publication number
- SU1205273A1 SU1205273A1 SU843769115A SU3769115A SU1205273A1 SU 1205273 A1 SU1205273 A1 SU 1205273A1 SU 843769115 A SU843769115 A SU 843769115A SU 3769115 A SU3769115 A SU 3769115A SU 1205273 A1 SU1205273 A1 SU 1205273A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- bus
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
рым входом блока сложени по модулю 2 и подключен к четвертой шине управлени , выход сумматора соедиИзобретение относитс к импульсной технике и может быть использовано в системах автоматического регулировани .
Целью изобретени вл етс расширение функциональных возможностей устройства путем обеспечени возможности регулировани крутизны изменени частоты импульсов по любому закону.
На фиг. 1 представлена структурна схема устройстваJ на фиг. 2 - временные диаграммы, по сн ющие его работу; на фиг. 3 и 4 - соответственно структура сумматора и блока сложени по модулю 2 на фиг. 5 и 6 - кривые изменени (увеличени ) частоты с различной крутизной.
Устройство дл формировани импульсов (фиг. 1) содержит генератор 1 импульсов, первый элемент 2 И, первый триггер 3, второй элемент А И, коммутатор 5, третий элемент 6 И, первый формирователь 7 импульсов , элемент 8 задержки, первый счетчик 9 импульсов, второй счетчик 10 импульсов, второй триггер 11, второй формирователь 12 импульсов, сумматор 13, формирователь 14 логической единицы, элемент 15 ИЛИ, четвертый элемент 16 И, блок 17 сложени по модулю 2, входную шину 18, первую, вторую, третью и четвертую шины 19, 20, 21 и 22 управлени дополнительную шину 23 управлени и выходную шину 24.
В устройстве дл формировани импульсов первый вход коммутатора 5 соединен с выходом генератора 1 импульсов, а второй и третий входы подключены соответственно к первому и второму выходам первого триггера 3, первый и второй выходы коммутатора 5 соединены соответственно с суммирующими входами первого и второго счетчиков 9 и 10 импульсов и с вычитающим входом первого счетчика 9 импульсов, первый вход пернен ,с третьими входами перно- го и второго счетчиков импульсов .
вого элемента 2 И подключен к первой шине 19 управлени , а выход соединен с первым входом первого триггера 3, второй вход которого
подключен к второй шине 20 управле-. ни , первый вход второго элемента 4 И соединен с первым выходом первого триггера 3, а второй вход подключен к входной шине 18, выход
второго элемента 4 И соединен с входом первого формировател 7 импульсов и с первым входом элемента 15 ИЛИ, выход которого подключен к выходной шине 24, а второй вход
5 соединен с выходом второго триггера 1 1 , первый выход первого формировател 7 импульсов подключен к первым входам первого и второго счетчиков 9 и 10 импульсов и второ0 го триггера 11, а второй выход соединен с вторым входом первого элемента 2 И, первый вход третьего элемента 6 И подключен к третьей шине 21 управлени , а выход соеди5 нен с входом элемента 8 задержки, выход которого подключен к второму входу второго счетчика. 10 импульсов, вход второго формировател 12 импульсов соединен с выходом первого
Q счетчика 9 импульсов, а выход подключен к вторым входам третьего элемента 6. И, второго триггера 11 и первого счетчика 9 импульсов, первьш, второй и третий входы сумматора 13 соединены соответственно с выходами второго счетчика 10 импульсов , блока 17 сложени по модулю 2, первый вход которого подключен к дополнительной шине 23 управлени и четвертого элемента 16 И, первый вход которого подключен к выходу формировател 14 логической единицы, а второй вход объединен °с вторьм входом блока 17 сложени по модулю 2 и соединен с четвертой шиной 22 управлени .
Сумматор 13 содержит (фиг. 3)h одноразр дных полных сумматоров.
0
5
3
объединенных цеп ми переноса. При этом на первьй сумматор подаютс младише (LSB) разр ды чисел, а на его вход распространени переноса поступает сигнал с выхода элемента 16 И. На п-и одноразр дный суммато подаютс старшие (MSB) разр ды двоичных чисел. Выходы сумматора поразр дно соединены с п-входами D-счетч ков 9 и 10.
Блок 17 сложени по модулю 2 содержит (фиг. 4) п двухразр дных схе сложени по модулю 2 первые входы которых объединены и подключены к шне 22 управлени , а вторые входы соединены с дополнителъной шиной 23 управлени .
Формирователь 12 импулъсов представл ет собой, например, одновибра тор со схемой запуска по переднему фронту или обычный формирователь, выполненный на базе элемента совпадни , на один вход которого подаетс входной сигнал, а на другой ее вход поступает этот же сигнал, но задержанный и инвертированный. Длительность задержки определ ет длительность формируемого импульса.
В качестве формировател 14 логической единицы обычно используетс инвертор, вход которого подключен к общей шине, т. е. к логическому нулю. В результате на выходе инвертора посто нно присутствует сигнал .логической единицы.
На временных диаграммах (фиг. 2) приведены следующие сигналы: Ui - напр жение на входной шине 18, U - напр жение на первом (инверсном) выходе триггера 3, U - напр жение на выходе элемента 4 И; Щ и Us - напр жени на первом и втором выходах формировател 7; U, - напр жение на шине 19 управлени ; U, - напр жение на выходе элемента 2 И; U - напр жение на втором выходе триггера 3j Us - напр жение на шине 21 управлени - , - напр жение на выходе генератора 1, - напр жение на шине 22 управлени , Цг - напр жение на суммирующих входах счетчиков 9 и 10, Uij - напр жение на вычитающем входе счетчика 9; и,г, - напр жение на выходе формировател 12, напр жение на выходе триггера 11; U(, - напр жение на выходе элемента 6 И; U| - напр жение на выходе элемента 8 задержки; U(g - напр жение на вы052734
ходе элемента 16 И; Uj - напр жение на выходной шине 24 устройства.
Дл показанного на фиг. 2 случа на шину 23 управлени поступает, пос- 5 то нно. двоичный код числа два а закон измерени частоты носит линей- ньй характер, причем сигнал U« (шина 22) соответствует сначала уменьшению (логический О), а затем уве- 10 личению (логическа 1) частоты на выходе.
На фиг. 5 показаны зависимости изме нени частоты (ее увеличени ) при неизменной частоте генератора 15 тактовых импульсов дл устройства- прототипа (крива 1) и дл предлагаемого устройства (кривые 1 и 2), при этом на дополнительную шину 23 подаетс двоичный код числа один 20 (крива 1), два, три, четьфе и п ть ( кривые 2), а крутизна измен етс на угол с. .
На фиг. 6 представлен один из вариантов нелинейного закона увели- 25 чени частоты, когда в моменты времени t, , t, , tg и tj на шину 23 управлени поступает двоичный код числа один, два, три и четыре соответственно .
J Устройство работает следующим образом .
Входна последовательность импульсов (скважность импульсов равна двум) поступает на шину 18. Так как в исходный момент триггер 3 находитс в состо нии О, то коммутатор 5 подключен к суммирующему входу (+1) счетчика 9, а на инверсном выходе триггера 3 будет сигнал 1, который открывает элемент 4 И. Поэтому импульсы входной последовательности проход т через элемент 4 И или 15 ИЛИ на выходную шину 24 устройства. С выхода элемента 4 И эти же импульсы поступают на вход формировател 7. По переднему фронту поступившего сигнала на одном из выходов формировател 7 по вл етс импульс,, которьп устанавливает в состо нии О триггер 11, а также сбрасьгаает в О счетчики 9 и 10. Н-а суммирующие входы счетчиков 9 и 10 посто нно поступают импульсы генератора 1. С момента обнулени счетчиков 9 и 10 начинаетс из- 5 мерение длительности импульса
входной последовательности. По заднему фронту входного сиг-нала (т.е. по его окончании) на втором выходе .
формировател 7 по вл етс импульс, который поступает на вход элемента 2 И, но так как на шине 19 нет уп- равл ющего сигнала (т.е. сигнал равен О), то элемент 2 И будет зак- рыт и поступивший импульс на его выход не проходит. Описанный процес будет повтор тьс с каждым поступающим на вход формировател импульсом .
Сигнал перехода с одной частоты на другую поступает на шину 19 в любой момент времени и открывает элемент 2 И. В результате импульс, сформированный по заднему фронту на втором выходе формировател 7 и поступивший на вход элемента 2 И, проходит на его выход и устанавливает триггер 3 в состо ние 1. Следовательно , сигнал 1 на инверсном выходе триггера 3 пропадает и вход- ные импульсы на выход элемента 4 И не проход т, а коммутатор 5 переключаетс на вычитающий вход (-1) счетчика 9. Таким образом, коли- чество записанных в счетчики 9 и 10 импульсов определ ет длительность входного сигнала. После переключени .коммутатора 5 импульсы с выхода генератора 1 поступают на вычи- тающий вход счетчика 9 и уменьшают его содержимое, которое соответствует длительности сигнала входной последовательности. Содержимое счетчика 10 поступает на один из входов сумматора 13. После сигнала перехода на шины 21, 22, 23 подаютс остальные управл ющие сигналы. На шину 21 поступает сигнал 1, который открывает элемент 6 И, а на допол- нительную шину 23 - двоичный код (1000 или 0100, или 1100, и т.д.) числа (1, 2, 3 и т.д.), задаюпщй крутизну изменени частоты. Двоичный код поступает на вход блока 17 сложени по модулю 2. I
Если необходимо уменьшить частоту входной лоследовательности импульсов , то на шину 22 устройства подаетс сигнал О, которьй закрывает элемент 16 И дл прохождени сигнала из формировател 14 логической единицы, а также поступает на второй вход блока 17 сложени по модулю 2. В результате сложени по модулю 2 каждого разр да двоичного кода с нулем поступивший код измен тьс не будет и с выхода бло
ка 17 приходит на второй вход сумматора 13. Так как элемент 16 И закрыт , то сигнал
О
с его выхода
5 O
5 0 5 0 j 0 5
5
0
поступает на третий вход сумматора 13. Сумматор 13 осуществл ет суммирование содержимого счетчика lO с двоичным кодом. Как только содержимое счетчика 9 станет равно нулю (т.е. из него вычтетс число импульсов , равное числу, записанному и в счетчик 10), то очередной импульс генератора 1, поступивший на вычитающий вход этого счетчика, переводит счетчик 9 из нулевого состо ни в состо ние заполнени , когда все его разр ды равны 1. В этот момент на выходе (BR) счетчика 9 по вл етс сигнал заема, которьш поступает на вход формировател 12. По переднему фронту сигнала заема формирователь 12 вырабатывает импульс , которьй приходит на счетньм вход триггера 11 и устанавливает его в состо ние 1, а также проходит элемент 6 И, открытьм сигналом 1 на шине 21, и поступает на вход элемента 8 задержки. Одновременно импульс с выхода формировател 12 записывает получаемый на выходе сумматора 13 результат в счетчик 9, который начинает новый цикл уменьшени своего содержимого, а,пройд , элемент задержки, импульс переписывает результат суммировани также и в счетчик 10. Увеличенное на величину двоичного кода содержимое счетчика 10 поступает в сумматор, где осуществл етс прибавление двоичного кода еще раз. Задержка на элементе 8 необходима дл того, чтобы запись результата суммировани в счетчик 9 осуществл лась раньше, чем запись в счетчик 10.
Так как содержимое счетчика 9 было увеличено на величину двоичного кода, то следующий сигнал заема на его выходе по витс позже, чем предыдущий. На выходе формировател 12 вырабатываетс новьй импульс которьй установит триггер 11 в состо ние О, т.е. окончит формирование импульса с длительностью большей , чем длительность входного сигнала на число периодов тактовых импульсов генератора, соответствующее двоичному коду. Сформированньй импульс проходит через элемент 15 ИЛИ на выходную шину 24 устройст . 7,
ва. Одновременно импульс с выхода формировател 12 записывает новый результат суммировани с выхода сумматора 13 в счетчик 9, а пройд элементы 6 И и задержки 8 - в счетчик 10. Счетчик 9 начинает новый цикл отсчета импульсов, а на выходе сумматора 13 будет результат, увеличенный еще раз на величину двоичного кода. Описанньй процесс формировани импульсов повтор етс до тех пор, пока на шине 21 управлени присутствует сигнал 1. При этом каждьм последукцций сигнал заема на выходе счетчика 9 и импульс на выходе формировател 12 по вл етс позже предьщущего на число периодов тактовых импульсов, соответствующее двоичному коду (так как содержимое счетчика 9 посто нно увеличиваетс на величину двоичного кода) и, следовательно , длительность очередного сформированного импульса будет больше длительности предыдущего на одну и ту же величину, что и обеспечивает плавность изменени частоты. Как только пропадает сигнал 1 на шине 21, то элемент 6 И закрываетс содержимое счетчика 9 перестает увеличиватьс (так как результат суммировани с выхода сумматора 13 в счетчик 10 не переписьшаетс ) и на выходную шину 24 устройства станет теперь поступать импульсна последовательность с частотой большей исходной.
Если же необходимо увеличить частоту входной последовательности, то на шину 22 устройства подаетс сигнал 1, который открывает эле- мент 16 И, а также поступает на вход блока 17 сложени по модулю 2 Процесс увеличени частоты заключаетс в последовательном уменьшении содержимого счетчика 10, т.е. в вычитании из содержимого счетчика 10 двоичного кода. Дл выполнени операции вычитани необходимо суммировать содержимое счетчика 10 с дополнительным кодом, равным обратному (инвертированному) значению двоичного кода, плюс единица. Поэтому , в результате сложени по модулю 2 каждого разр да двоичного кода с единицей в блоке 17, поступивший код инвертируют (в разр де, где была 1, станет О, а где был О станет 1), а с выхода формировател 14 логической едини052738
цы через элемент 16 И подают в сумматор 13 сигнал 1. В результате суммировани на выходе сумматора 13 по вл етс уменьшенное на вели- , чину двоичного кода содержимое
счетчика 10, а устройство работает так же, как и в случае уменьшени частоты. Однако каждый последующий сигнал заема на выходе счетчика 9
10 будет по вл тьс быстрее предыдуще-. го на число периодов тактовых импульсов , соответствующее двоичному коду, а следовательно, длительность очередного сформированного импульса
„ будет меньше длительности предьщущего импульса на одну и ту же величину .
Если на шину 23 поступит нулевой код (все его разр ды равны нулю),
-.. а на шине 21 есть сигнал 1, то, независимо от сигнала на шине 22, содержимое счетчика 10 в результате суммировани измен тьс не бу- бет. Таким образом, на выходе
2J 24 устройства будет посто нна частота .
Устройство работает как в реверсивном , так и в режиме одностороннего изменени частоты.
Если устройство работает в реверсивном режиме, т.е. увеличивает (уменьшает) частоту входной последовательности , а затем уменьшает (увеличивает) ее до прежней величины, то по окончании этого цикла на шину
35 20 подаетс сигнал, который устанавливает триггер 3 в состо ние О и входна последовательность импульсов вновь поступает на выходную шину 24 устройства.
0 Если же устройство работает в режиме одностороннего изменени частоты, то после установки триггера 3 в состо ние 1 на входную шину 18 устройства подаетс та нова
45 импульсна последовательность, на которую необходимо плавно перейти. После окончани процесса изменени частоты до нужной величины на шину 20 Подаетс сигнал, который возвра50 щает триггер 3 в состо ние О, что открывает элемент 4 И дл прохожде-i ни импульсов с шины 18 на выходную шину 24. При поступлении нового сигнала перехода на шину 19 начнет55 с процесс дальнейшего изменени частоты.
Плавность.изменени частоты импульсной последовательности опреде-.
30
9л етс как частотой генератора 1 импульсов, так и величиной двоичного кода, мен который можно в широких пределах измен ть крутизну увеличени или уменьшени частоты не только по линейному, но и другим законам.
Если же на входную шину 18 устройства подаетс последовательность импульсов со скважностью, не равной двум, то она преобразуетс в последовательность со скважностью, равной двум.
Сумматор 13 работает следующим . образом.
В режиме уменьшени частоты с выхода блока 17 сложени по модулю 2 поступает неинвертированный двоичный код (например, числа два - 0100 а также содержимое (например, числа дес ть - 0101) счетчика 10. В результате сложени 0101 получаем +0100 0011
код 0011 - числа двенадцать, В этом режиме на вход распространени переноса (CRP) с выхода элемента 16 И поступает сигнал О и поэтому результат суммировани не измен етс
В режиме увеличени частоты сумматор выполн ет операцию вычитани следующим образом.
С выхода блока 17 поступает инвертированное значение двоичного кода (1011 - числа два), а с выхода элемента 16 И сигнал логической единицы , который приходит на вход распространени переноса. От счетчика 10 подаетс его содержимое (код 0101). Ё результате сложени 0101
1.11 1110 I
05273 0
кодов получаем результат 1110, к которому добавл етс единица по входу . переноса 1110. Полученный код 0001 -И
5 0001
числа восемь и есть результат тани из числа дес ть числа два.
Блок 17 сложени по модулю 2 работает следующим образом..
По дополнительной шине 23 управлени в блок поступает двоичный код (например, 1100 числа три), а по
шине 22 управлени сигнал О, что соответствует режиму уменьшени частоты. В результате поразр дного сложени с нулем входного кода 1
+0
1
1 О получаем поступивший код без +0 +0 1 О изменени .
В режиме уменьшени частоты по шине 22 управлени в блок 17 поступает сигнал 1. Поэтому в результате поразр дного сложени кода с единицей двоичный код инвертируетс 1 1 О ,, в разр дах, где была
tl. iL О О 1
логическа 1 станет О, а где был О станет 1.
Таким образом, устройство позвол ет широко варьировать крутизну изменени частоты (см. кривые 2 на фиг. 5) без перестройки генератора тактовых И1-шульсов, а также задавать нелинейный закон изменени частоты (фиг. 6) в виде апроксимирующей ломанной линии, что существенно расшир ет функциональные возможности устройства.
-ir - : -- - -Ч :::э- -) С5 Z :::i5i -о
гт
I
f«z.
i.I
Фаг.З
П
.б
- i
Фаг. 6
Составитель Г.Брынский Редактор А.Гулько Техред Ж.Кастелевич Корректор М.Максимишинец
Заказ 8538/57 Тираж 871Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектна , 4
Claims (1)
- УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСОВ, содержащее генератор импульсов, первый элемент И, первый вход которого соединен с первой шиной управления, а выход подключен к первому входу первого триггера, второй вход которого соединен с вто-. рой шиной управления, второй элемент И, первый и второй входы которого подключены соответственно к первому выходу первого триггера и к входной шине, а выход соединен с входом первого формирователя импульсов и с первым входом элемента ИЛИ, второй триггер, первый вход которого подключен к первому выходу первого формирователя импульсов, а выход соединен с вторым входом элемента ИЛИ, выход которого подключен к выходной шине, первый счетчик импульсов, суммирующий и вычитающий входы, которого соединены соответственно с первым и вторым выходами коммутатора, второй счетчик импульсов, третий элемент И, первый вход которого подключен к третьей шине управления, элемент задержки, четвертый элемент И и четвертую шину управления, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности регулирования крутизны изменения частоты импульсов по любому закону, в него введены второй формирователь импульсов, сумматор, блок сложения по модулю 2, формирователь логической единицы и дополнительная шина управления, при этом первый, второй и третий входы коммутатора соответственно соединены с выходом генератора импульсов и с первым и вторым выходами первого триггера, а первый выход подключен к суммирующему входу второго счетчика импульсов, первый вход которого соединен с первым входом первого счетчика импульсов и подключен к первому выходу первого формирователя импульсов, второй выход которого соединен с вторым входом первого элемента И, вход второго формирователя импульсов подключен к выходу первого счетчика импульсов, а выход соединен с вторыми входами первого счетчика импульсов, второго триггера и третьего элемента И, выход которого подключен к входу элемента задержки, первый, второй и третий входы сумматора соответственно соединены с выходом второго счетчика импульсов, второй вход которого подключен к выходу элемента задержки, с выходом блока сложения по модулю 2, первый вход которого подключен к дополнительной шине управления, и с выходом четвертого элемента И, первый вход которого подключен к выходу формирователя логической единицы, а второй вход соединен с втоSU ... 1205273 рым входом блока сложения по модулю 2 и подключен к четвертой шине управления, выход сумматора соеди нен ,с третьими входами первого и второго счетчиков импульсов .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843769115A SU1205273A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл формировани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843769115A SU1205273A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл формировани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1205273A1 true SU1205273A1 (ru) | 1986-01-15 |
Family
ID=21130067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843769115A SU1205273A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл формировани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1205273A1 (ru) |
-
1984
- 1984-07-09 SU SU843769115A patent/SU1205273A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 744944, кл. Н 03 К 5/04, 1978. Авторское свидетельство СССР № 1064443, кл. Н 03 К 5/04, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4982354A (en) | Digital finite impulse response filter and method | |
US4611196A (en) | Pipelined successive approximation analog-to-digital converter | |
US5789992A (en) | Method and apparatus for generating digital pulse width modulated signal using multiplied component and data signals | |
US4021616A (en) | Interpolating rate multiplier | |
EP0084356B1 (en) | Pulse generator | |
SU1205273A1 (ru) | Устройство дл формировани импульсов | |
GB1588219A (en) | Conversion of analogue signals to digital signals | |
EP0066265B1 (en) | D-a converter | |
RU2025770C1 (ru) | Генератор функций уолша | |
SU813408A1 (ru) | Преобразователь кодов из системыОСТАТОчНыХ КлАССОВ B дВОичНыйпОзициОННый КОд | |
SU1591193A1 (ru) | Преобразователь сигналов с адаптивной дельта-модуляцией в импульснокодомодулированные сигналы | |
SU1316091A1 (ru) | Устройство дл кодировани аналоговых сигналов | |
SU1259494A1 (ru) | Преобразователь кодов | |
SU1001092A1 (ru) | Цифровой функциональный преобразователь | |
SU1179542A1 (ru) | Преобразователь кода в частоту с переменным коэффициентом преобразовани | |
SU1550512A1 (ru) | Устройство дл вычислени квадрата и квадратного корн | |
SU1388997A1 (ru) | Преобразователь кода системы остаточных классов в позиционный код | |
SU1180885A1 (ru) | Квадратор | |
SU1117622A1 (ru) | Генератор функции Уолша | |
SU1081782A1 (ru) | Управл ема лини задержки | |
SU1129732A1 (ru) | Дельта-модул тор | |
SU1624699A1 (ru) | Преобразователь кода системы остаточных классов в позиционный код | |
SU1481898A1 (ru) | Преобразователь чисел из модул рного кода в позиционный код | |
SU1179547A1 (ru) | Преобразователь непозиционного кода в двоичный код | |
SU1210225A1 (ru) | Линейное устройство коррекции межсимвольной интерференции |