SU1198526A1 - Device for selecting external memory address - Google Patents
Device for selecting external memory address Download PDFInfo
- Publication number
- SU1198526A1 SU1198526A1 SU802613450A SU2913450A SU1198526A1 SU 1198526 A1 SU1198526 A1 SU 1198526A1 SU 802613450 A SU802613450 A SU 802613450A SU 2913450 A SU2913450 A SU 2913450A SU 1198526 A1 SU1198526 A1 SU 1198526A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- inputs
- input
- group
- page
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
II
изобретение относитс к управл ющему электронному устройству внешней запоминающей ступени и многоступенчатой запоминающей сие теме , автономно осуществл ющему рыбор запроса на перенос (передачу) например перенос страницы из фронта выдачи таких запросов.The invention relates to a control electronic device of an external storage stage and a multi-stage memory-related topic autonomously performing a transfer request transfer (transfer) selection, for example, a page transfer from the front of issuing such requests.
Цель изобретени - повышение быстродействи устройства. The purpose of the invention is to increase the speed of the device.
На фиг.1 показана схема устройства; на фиг.2 - временна диаграмма его работы.Figure 1 shows a diagram of the device; figure 2 - the timing diagram of his work.
Схема выбора адреса состоит из схемы I сравнени , регистра 2 адрес ( выбранной страницы ), регистра 3 адреса (страницы вьщеденной из оперативного запоминающего устройства страницы ),вход 4 запроса на перенос страницы, элемента И 5, мультиплексора 6, первого 7 и второго 8 счетчиков и блока 9 вычитани . Перва группа адресных входов 10,1 до 10. N (выходного запроса адреса страницы ) подключена к первой группе входов 11.1 - 11.N схемы 1 сравнени и одновременно к группе входов 12.1 - 12.N регистра 2 адреса выбранной страницы и к группе входов 13.1 до 13.N регистра 3 адреса страницы, выделенной из оперативного запоминающего, устройства. Втора группа адресных входов 14.1 I4.N (сигнала адреса последней обработанной чейки внешней ступени запоминающего устройства )подключен к второй группе входов 15.1 - 15.N входов схемы 1 сравнени . Вход 16 запроса на выборку страницы подключен к входу элемента И 5. Выходы I7.1-17.N мультиплексора вл ютс адресными выходами устройства.The address selection scheme consists of a comparison scheme I, register 2 address (selected page), address register 3 (page from the random access memory page), input 4 of the page transfer request, element 5, multiplexer 6, first 7 and second 8 counters and block 9 subtraction. The first group of address inputs 10.1 to 10. N (output page address request) is connected to the first group of inputs 11.1 to 11.N of the comparison circuit 1 and simultaneously to the group of inputs 12.1 to 12.N of the register 2 addresses of the selected page and to the group of inputs 13.1 up to 13.N register 3 addresses of the page allocated from the random access memory. The second group of address inputs 14.1 I4.N (the signal of the address of the last processed cell of the external storage stage) is connected to the second group of inputs 15.1 - 15.N inputs of the comparison circuit 1. Input 16 of the page selection request is connected to the input of the And 5 element. The outputs I7.1-17.N of the multiplexer are address outputs of the device.
Устройство работает следующим образом.The device works as follows.
В момент, когда внешн запоминающа ступень может осуществить запрос на выборку соответственно на перенос новой страницы, в устройство выбора адреса запоминающей системы передаетс весь фронт входных запросов, которые передают все запросы на передачу новой страницы, .и все запросы на выборку выделенной страницы.Адреса вызванных запросом страниц этого фронта последовательно подаютс на первую группу входов 10.1 - 10.N сигнала и первую группу входов 11.1 - 11.N схемы 1 срав§5262At the moment when the external storage stage can make a request for a sample to transfer a new page, the entire front of the input requests that transmit all requests to transfer a new page are transferred to the device for selecting the address of the storage system. All requests for selecting the selected page. the request for the pages of this front is successively applied to the first group of inputs 10.1 to 10.N of the signal and the first group of inputs 11.1 to 11.N of circuit 1 compare §5262
нени . На вторую группу входовnothing To the second group of inputs
14.1 - I4.N схемы сравнени поступает адрес последней обработанной „ чейки на среде внешней запоминающей ступени. Схема I сравнени осуществл ет сравнение адреса страницы, котог рый вызываетс каждым из входных запросов J с адресом последней обработанной чейки на среде внеш- ней и запоминающей ступени таким образом, что на выходе генерируетс сигнал только тогда, когда на первой группе входов 11.1 - 11.N имеетс тот же адрес страницы, котора должна быть выбрана, который индицируетс наличием входного сигнала 16 запроса на сдвиг (выборку), поступающим на второй управл ющий вход схемы 1 сравнени . Сигнал с выхода схемы 1 сравнени поступает на вход регистра 2, что приводит к запоминанию в регистре адреса страницы, котора имеетс в этот момент на первой группе входов 10.1 - 10.N, и на вход элемента И, который в случае наличи входного сигиала 16 запроса на считьтание вьщает сигнал записи указанного адреса в регистр 3.14.1 - I4.N of the comparison circuit arrives the address of the last processed cell in the environment of the external memory stage. The comparison scheme I compares the address of the page that is called by each of the input requests J with the address of the last processed cell on the environment of the external and storage stages in such a way that a signal is generated at the output only when the first group of inputs 11.1-11. N has the same page address that is to be selected, which is indicated by the presence of an input signal 16 of the shift request (sample) arriving at the second control input of the comparison circuit 1. The signal from the output of the comparison circuit 1 is fed to the input of register 2, which leads to storing the page address in the register, which is at that moment in the first group of inputs 10.1 - 10.N, and to the input of the AND element, which in the case of the input request 16 reads the write signal of the specified address to the register 3.
Запросы переноса новой страницы на вход 4 в ходе цикла сравнени подсчитьшаютс первым счетчиком 7, запросы на выборку страницы, поступающие на вход 16, подсчитьгоаютс с помощью второго счетчика 8. После окончани цикла сравнени на выходе блока 9 вычитани генерируетс сигнал в том случае, .если число :запросов иа входе 16 меньше, чем число запросов переноса на входе 4. Сигнал с выхода блока 9 вычитани поступает на управл ющий вход. мультиплексора 6, что приводит в случае, если число запросов переноса новой страницы на входе 4 больше числа запросов вьйорки на входе 16 к поступлению на выходы 17.1 17 .N адреса выбранной страницы, . который записан в регистре 2 адреса. В случае, если число запросов выборки на входе 16 больше или равно числу запросов переноса новой страницы на входе 4, на выходы 17.1 17 .М поступает адрес страницы запроса к считыванию страницы, который записан в регистре 3 адреса вьщеленной страницы. Устройство обрабатьшает запрос, который определен адресом, имеющимс на выходахRequests to transfer a new page to entry 4 during the comparison cycle are counted by the first counter 7, requests to select a page received at input 16 are calculated using the second counter 8. After the comparison cycle ends, a signal is generated at the output of the subtraction unit 9 in the event that. number: requests and input 16 is less than the number of transfer requests at input 4. The signal from the output of subtraction unit 9 goes to the control input. multiplexer 6, which results in the case when the number of requests to transfer a new page at input 4 is greater than the number of requests for entry at input 16 to arrive at outputs 17.1 17 .N of the address of the selected page,. which is recorded in register 2 addresses. In case if the number of sampling requests at input 16 is greater than or equal to the number of requests for transferring a new page at input 4, outputs 17.1-17 .M receives the page address of the request for reading the page, which is recorded in register 3 of the address of the rendered page. The device processes the request, which is determined by the address that is available at the outputs.
17,1 - 17,М и соответствующим этой вызванной странице после окончани цикла сравнени .17.1-17, M and corresponding to this called page after the end of the comparison cycle.
Изобретение быть использовано во всех типах запоминающих устройств большой емкости с непосто нным временем обращени дл накоплени данных в пам ти, преждеThe invention can be used in all types of mass storage devices with irregular access time for storing data in memory before
И 98526And 98526
всего в дисковой пам ти, котора используетс в качестве внешней ступени запоминающего устройства. Кроме того, устройство можно примен ть в автономной запоминающей системе с многоступенчатой иерархической структурой запоминающего устройства .total disk storage that is used as an external storage stage. In addition, the device can be used in an autonomous storage system with a multi-stage hierarchical storage structure.
сриаЛsrial
-ль-l
фиг. 2FIG. 2
Claims (1)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS289477A CS196718B1 (en) | 1977-05-03 | 1977-05-03 | Control electronics of the outer memory degree in the multilevel memory system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1198526A1 true SU1198526A1 (en) | 1985-12-15 |
Family
ID=5367383
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782613450A SU1123055A1 (en) | 1977-05-03 | 1978-05-03 | Address unit for storage |
SU802613450A SU1198526A1 (en) | 1977-05-03 | 1980-06-18 | Device for selecting external memory address |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782613450A SU1123055A1 (en) | 1977-05-03 | 1978-05-03 | Address unit for storage |
Country Status (3)
Country | Link |
---|---|
CS (1) | CS196718B1 (en) |
DD (1) | DD136435A1 (en) |
SU (2) | SU1123055A1 (en) |
-
1977
- 1977-05-03 CS CS289477A patent/CS196718B1/en unknown
-
1978
- 1978-04-28 DD DD20509878A patent/DD136435A1/en not_active IP Right Cessation
- 1978-05-03 SU SU782613450A patent/SU1123055A1/en active
-
1980
- 1980-06-18 SU SU802613450A patent/SU1198526A1/en active
Non-Patent Citations (1)
Title |
---|
H.Katran Т.К. Computer organization and the Sistem/370, New Jork, 1971, p.p.410-436. Авторское свидетельство СССР № 422040, кл.е 11 С 7/00,1972. * |
Also Published As
Publication number | Publication date |
---|---|
CS196718B1 (en) | 1980-04-30 |
DD136435A1 (en) | 1979-07-04 |
SU1123055A1 (en) | 1984-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4375678A (en) | Redundant memory arrangement providing simultaneous access | |
SU1198526A1 (en) | Device for selecting external memory address | |
SU1119027A1 (en) | Fast fourier transform processor | |
SU652615A1 (en) | Device for accessing rapid-access storage | |
SU881727A1 (en) | Liscrete information collecting device | |
SU1605273A1 (en) | Multichannel data acquisition device | |
SU1144115A1 (en) | Device for control of dynamic memory | |
SU1163360A1 (en) | Buffer storage | |
SU1689951A1 (en) | Device for servicing requests | |
SU934466A1 (en) | Microprocessor communication device | |
SU1418722A1 (en) | Device for controlling access to common storage | |
SU911506A1 (en) | Device for ordering data | |
SU1008743A1 (en) | Fifo-type request servicing device | |
JPH07146814A (en) | Memory device | |
SU585496A1 (en) | System for controlling associative memory | |
SU1495804A1 (en) | Device for control of reference to common memory | |
SU689439A1 (en) | Device for interfacing main storage with processor and input-output channels | |
SU1069001A1 (en) | Primary storage | |
SU1488816A1 (en) | Processor/memory exchange controller | |
SU1501087A1 (en) | Device for determining weight functions | |
SU1605244A1 (en) | Data source to receiver interface | |
SU1144109A1 (en) | Device for polling information channels | |
SU1566413A1 (en) | Permanent memory with self-check | |
SU1030855A1 (en) | Buffer storage | |
SU739658A1 (en) | Memory checking device |