SU1195349A1 - Converter of position to arbitrary modulo residue - Google Patents
Converter of position to arbitrary modulo residue Download PDFInfo
- Publication number
- SU1195349A1 SU1195349A1 SU843740953A SU3740953A SU1195349A1 SU 1195349 A1 SU1195349 A1 SU 1195349A1 SU 843740953 A SU843740953 A SU 843740953A SU 3740953 A SU3740953 A SU 3740953A SU 1195349 A1 SU1195349 A1 SU 1195349A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- converter
- information
- register
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ ПОЗИЦИОННОГО КОДА В ВЫЧЕТ ПО ПРОИЗВОЛЬНОМУ МОДУЛЮ, содержащий.счетчик, блок сравнени и первый элемент И, причем первый вход первого элемента И вл етс тактовым входом преобразовател , выход первого элемента И соединен с счетным входом счетчика, первый ин- : формационный вход блока сравнени вл етс входом кода модул преобразовател , отличающийс тем, что, с целью повьшени быстродействи преобразовател , в него введены второй элемент И, блок пам ти констант, блок умножени , комбинационный сумматор н регистр, причем информационный выход комбинационного сумматора соединен с информационным входом регистра, выход которого вл етс информационным выходом преобразовател и соединен с суммирующим информационным входом комбинационного сумматора и вторым информационным входом блока сравнени , выход которого вл етс выходом конца преобразовани преобразовател , установочный вход счетчика вл етс установочным входом преобразовател , выход счетчика соединен с адресным входом блока пам ти констант , информационный выход которого соединен с первым входом блока умножени , второй информационный S вход которого объединен с первым (Л информационным входом блока сравнени , выход блока умножени соединен с вычитающим информационным входом комбинационного сумматора, выход переполнени которого соединен с вторым входом первого элемента И и первым входом второго элемента И, выход которого сЪединен со стробирующим входом регистра, второй вход со ел второго элемента И объединен с первым входом первого элемента-И, усоо тановочный вход регистра вл етс 4 входом преобразуемого числа преобсо разовател .POSITION CODE CONVERTER TO DEDUCTION FOR ARBITRUM MODULE, containing a counter, a comparison unit and the first element AND, the first input of the first element AND is the clock input of the converter, the output of the first element AND is connected to the counting input of the counter, the first information input of the comparison unit is an input to the converter module code, characterized in that, in order to increase the speed of the converter, a second AND element, a constant memory block, a multiplication unit, a combinational adder n register, are entered into it, the information output of the combinational adder is connected to the information input of the register, the output of which is the information output of the converter and connected to the summing information input of the combinational adder and the second information input of the comparator, the output of which is the output of the conversion end of the converter, the installation input of the counter is the installation input of the converter , the output of the counter is connected to the address input of the memory block of constants, the information output of which is with the first input of the multiplication unit, the second information S input of which is combined with the first (L information input of the comparison unit, the output of the multiplication unit is connected to the subtractive information input of the combinational adder, the overflow output of which is connected to the second input of the first element And and the first input of the second element And, output which is connected to the gate input of the register, the second input of the second element I is combined with the first input of the first element I, the setting of the register input is the 4th input day of preobso verters.
Description
Изобретение относится к вычислительной технике и может быть использовано для сопряжения с устройствами, функционирующими в системе остаточных классов, в схемах контроля по модулю.The invention relates to computer technology and can be used to interface with devices operating in the system of residual classes in the control circuits modulo.
Цель изобретения - повышение быстродействия преобразователя.The purpose of the invention is to increase the speed of the Converter.
На чертеже изображен преобразователь позиционного кода в вычет по произвольному модулю.The drawing shows the Converter positional code in the deduction of an arbitrary module.
Преобразователь содержит блок 1 сравнения, регистр 2, комбинационный сумматор 3, блок 4 умножения, блок 5 памяти констант, счетчик 6, выход 7 конца преобразования преобразователя, информационный выход 8 преобразователя, элементы И 9 и 10, вход 11 преобразуемого числа преобразователя, вход 12 кода модуля преобразователя, установочный вход преобразователя, тактовый вход преобразователя.The converter contains a comparison unit 1, register 2, a combinational adder 3, a multiplication unit 4, a constant memory unit 5, a counter 6, an output 7 of the converter conversion end, an information output of the converter 8, elements 9 and 10, input 11 of the converter number being converted, input 12 converter module code, transmitter installation input, converter clock input.
Преобразователь работает следую щим образом.The converter operates as follows.
Перед началом работы на регистр 2 записывается преобразуемое число, поступающее на вход 11 преобразователя. На счетчике 6 устанавливается начальный адрес блока 5 памяти кон- стант по установочному входу 13 преобразователя. На вход 12 преобразователя подается код модуля по которому ведется формирование контрольного вычета.Before starting work on the register 2 is recorded the converted number received at the input 11 of the Converter. On the counter 6, the starting address of the constant memory block 5 is set at the installation input 13 of the converter. At the input 12 of the Converter is the code of the module by which the control deduction is being generated.
Блок 5 памяти констант содержит константы, расположенные в определенном порядке.Block 5 memory constants contains constants located in a specific order.
С подачей импульсов на’тактовый вход 14 преобразователя начинается преобразование числа в вычет по модулю.With the supply of pulses to the clock input 14 of the Converter, the conversion of the number into the deduction modulo begins.
Если число, находящееся на регистре 2, больше произведения ко5 да модуля на константу, выбранную из блока 5 памяти констант,то происходит запись разности этих чисел на регистр 2 с выхода комбинационного сумматора 3 с помощью тактово10 го импульса через второй элемент И 10, поскольку на выходе переполнения комбинационного сумматора 3 будет присутствовать единичный сигнал.If the number located on register 2 is greater than the product of the module code 5 and a constant selected from the constant memory block 5, then the difference of these numbers is recorded on register 2 from the output of the combinational adder 3 using a clock pulse of 10 through the second element And 10, since the overflow output of the combination adder 3 will present a single signal.
Если полученная разнс^сть снова окажется меньше произведения кода модуля на константу, то по следующему тактовому импульсу на регистр 2 будет записана новая разность.If the resulting difference again turns out to be less than the product of the module code by a constant, then a new difference will be written to register 2 in the next clock pulse.
Так будет продолжаться до тех пор, пока содержимое регистра 2 не станет меньше, чем произведение кода модуля на константу.This will continue until the contents of register 2 becomes less than the product of the module code by a constant.
В этом случае на выходе перепол25 нения комбинационного сумматора 3 формируется нулевой сигнал. Содержимое регистра 2 не изменяется , а тактовый импульс через первый элемент И 9 осуществляет прибавление 30 единицы к содержимому счетчика 6, что вызывает появление новой константы на выходе блока 5 памяти кон стант.In this case, a zero signal is generated at the overflow output of the combination adder 3. The contents of register 2 does not change, and the clock pulse through the first element And 9 adds 30 units to the contents of counter 6, which causes the appearance of a new constant at the output of the constant memory unit 5.
Такой цикл работы будет продол35 жаться до тех пор, пока содержимое регистра 2 не станет меньше кода модуля. Б этом случае блок 1 сравнения формирует сигнал конца преобразования на выходе 7 преобразователя. Этот сигнал говорит о том, что на регистре 2содержится вычет по модулю контролируемого числа.Such a cycle of work will continue until the contents of register 2 becomes less than the module code. In this case, the unit 1 comparison generates a signal of the end of the conversion at the output 7 of the Converter. This signal indicates that register 2 contains a deduction modulo the controlled number.
ВНИИПИ Заказ 7415/53VNIIIPI Order 7415/53
Тираж 709 ПодписноеCirculation 709 Subscription
Филиал ППП Патент,Branch of PPP Patent,
г.Ужгород, ул.Проектная, 4Uzhhorod, Project 4,
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843740953A SU1195349A1 (en) | 1984-04-04 | 1984-04-04 | Converter of position to arbitrary modulo residue |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843740953A SU1195349A1 (en) | 1984-04-04 | 1984-04-04 | Converter of position to arbitrary modulo residue |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1195349A1 true SU1195349A1 (en) | 1985-11-30 |
Family
ID=21119106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843740953A SU1195349A1 (en) | 1984-04-04 | 1984-04-04 | Converter of position to arbitrary modulo residue |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1195349A1 (en) |
-
1984
- 1984-04-04 SU SU843740953A patent/SU1195349A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 864278, кл. G 06 F 5/02, 1978. Авторское свидетельство СССР № 1105895, кл. G 06 F 11/08, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1195349A1 (en) | Converter of position to arbitrary modulo residue | |
SU1195364A1 (en) | Microprocessor | |
SU1094143A1 (en) | Code-to-frequency converter | |
SU1401479A1 (en) | Multifunction converter | |
SU1363481A1 (en) | Code converter | |
SU960837A1 (en) | Digital function converter | |
SU640294A1 (en) | Microprogramme control device | |
SU888103A1 (en) | Pulse-number code-to-range indicator code converter | |
SU1116424A1 (en) | Translator from residual class system code to position code | |
SU392494A1 (en) | I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA | |
SU1251103A1 (en) | Fknction generator fknction generatorating structure | |
SU1509886A1 (en) | Frequency multiplication device | |
SU1003087A1 (en) | Multichannel priority device for dynamic memory | |
SU1387004A2 (en) | N-sensors-to-computer interface | |
SU1451832A1 (en) | Variable-frequency pulser | |
SU1363460A1 (en) | A-d conversion device | |
SU949657A1 (en) | Microprogram control device | |
SU955009A2 (en) | Data input device | |
SU960841A1 (en) | Computing device for equatation solving | |
SU1174919A1 (en) | Device for comparing numbers | |
SU390671A1 (en) | ALL-UNION RATXt *! '! •'! '”••' t" ';.';?! ^ :: ii; ^ if and | |
SU1478247A1 (en) | Indicator | |
SU1159020A1 (en) | Versions of microprogram control device | |
SU1508207A1 (en) | Function converter | |
SU1188728A1 (en) | Device for implementing boolean functions |