SU1179530A1 - Преобразователь угла поворота вала в код - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий блок излучателей, оптически соединенньй через кодовый и индикаторньй диски с блоком фотоприемников п младших и q старших разр дов, выходы блока фотоприемников п младших разр дов соединены с входами первого блока преобразовани  сигналов, выходы блока фотоприемников q старших разр дов соединены с первой группой входов второго блока преобразовани  сигналов, втора  группа , входов которого соединена с группой из m выходов блока фотоприемников п младших разр дов, п выходов первого блока преобразовани  сигналов соединены с входами первой группы блока формировани  выходного кода, m выходов первого блока преобразовани  сигналов соединены с входами группы блока согласовани  отсчетов, втора  группа входов которого соединена с выходами первой группы второго блока преобразовани  сигналов, втора  группа выходов которого соединена с входами первой группы сз матора , зтора  группа входов которого соединена с выходами блока согласовани  отсчетов, выходы сумматора соединены с входами второй группы блока формировани  выходного кода, блок управлени , первый вход которого  вл етс  входом управлени  преобразовател , а первый выход соединен с входом блока излучателей , выходы формировател  выходного кода  вл ютс  выходами преобразовател , отличающийс  тем, что, с целью повышени  функциональной надежности преобразовател , в него введен блок контрол  переключений , первый выход которого соединен с вторым входом блока управлени , второй выход соединен с входом формировател  выходного кода, первый вход соединен с вто (Л рым выходом блока управлени , а второй вход соединен с выходом младшего разр да первой группы выходов первого блока преобразовани  сигналов . 2. Преобразователь по п. 1, отличающийс  тем, что блок контрол  переключений содержит одновибратор, элемент И, триггер, ;о ел два элемента ИЛИ, входы первого и второго одновибраторов  вл ютс  00 . вторым входом блока управлени , выход первого одновибратора соединен с первыми входами элемента И и первого элемента ИЛИ, второй вход элемента И соединен с выходом третьего одновибратора и с первым входом триггера, второй вход которог о соединен с выходом элемента И, выход триггера соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго од

Description

новибратора, выходы первого и второго элементов ИЛИ  вл ютс  первым и вторым выходами блока соответственно , а вход третьего одновибратора  вл етс  вторым входом блока.

3. Преобразователь по п. 1, отличающийс  тем, что блок управлени  содержит четыре одновибратора и два триггера, вход первого одновибратора  вл етс  первым входом блока, а выход соединен с первым входом первого триггера, второй вход которого соединен с первым входом второго триггера и с выходом второго одновибратора , вход которого  вл етс  вторым входом блока, выход первого триггера через последовательно соединенные второй и третий одно179530

вибраторы подключен к второму входу второго триггера и  вл етс  первым выходом блока, выход второго триггера  вл етс  вторым выходом блока

4. Преобразователь по п. 1, о тл и ч щ и и с   тем, что блок согласовани  отсчетов содержит сумматор и два элемента И, входы сумматора  вл ютс  входами первой и второй групп блока, первый и второй выходы сумматора соединены с одноименными входами первого элемента И, третий и четвертьш выходы сумматора соединены с первым и вторым входом второго элемента И соответственно , выходы элементов И  вл ютс  выходами блока.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, в частности , в устройствах числового программного управлени .

Целью изобретени   вл етс  повышение функциональной надежности преобразовател .

На фиг. 1 представлена структурна  схема преобразовател , на фиг. 2 - схема одного блока преобразовани  сигналов; на фиг. 3 структурна  схема блока управлени  на фиг. 4 - схема блока согласовани  отсчетов на фиг. 5 - схема формировател  выходного кода, на фиг. 6 - структурна  схема блока контрол  переключений, на фиг. 7 схема формировател  управл ющего сигнала, на фиг. 8 - временна  диафрагма , по сн юща  работу преобразовател .

Преобразователь угла поворота вала в код содер сит корпус 1, входной вал 2, кодовый диск 3, индикаторньй диск 4, блок 5 излучателей, блок 6 фотоприемников, блоки 7 и 8 преобразовани  сигналов (кода Гре  в двоичный код младших и старших разр дов соответственно), блок 9 управлени , блок 10 согласовани 

отсчетов, сумматор 11, блок 12 формировани  выходного кода, блок 13 контрол  переключенийi каждый из блоков 7, 8 преобразовани  сигналов содержит элементы 14 ИСКЛЮЧАЮЩЕЕ ЕЛИ блок 9 управлени  содержит одновибраторы 15, триггеры 16, одновибратор 17, блок 10 согласовани  отсчетов содержит элементы И 18, 19 и сумматор 20; блок 12 формировани  выходного кода содержит элементы И-НЕ 21; блок 13 контрол  переключений содержит одновибраторы 22, 23 и 24, элемент И 25,

триггер 26, элементы ИЛИ 27, 28, инверторы 29, элемент 30 с инверсными входами, резисторы 31 и конденсаторы 32 образуют формирователь управл ющего сигнала.

Преобразователь работает следующим образом.

При запросе преобразовател  извне о состо нии положени  входного вала 2 (фиг. В, а) с блока 9 управлени  подаетс  импульс на блок 5 излучателей (фиг. 8б), который формирует импульс излучени , освещающий часть кодового диска 3, расположенную напротив щелевых диафрагм индикаторного диска 4. 3 Во врем  выдачи информации выход ной код преобразовател  может мен т с  за счет прохождени  фронта одной из кодовых дорожек кодового дис ка 3 мимо щели диафрагмы индикаторн го диска 4. С выходов блока фотоприемников снимаютс  сигналы (n-t-q) разр дного параллельного кода Гре , поступающие на блоки 7 и 8. Причем сигналы части младших разр дов кода подаютс  на блок 7, а старших, начина  с (n-q)-ro, на блок 8. Дл  двоичного кода (п+ )-й разр дности частота переключений младщего (2°) разр да  вл етс  наибольшей . Переключение младшего разр да (2°) из О в 1 происходит при стабильном состо нии старших разр дов, начина  со второго (2 ). Пере (Ключение младшего разр да (2 ) из 1 в О  вл етс  следствием переключени  одного из старших разр дов С выходов блоков 7 и В снимаютс  значени  двоичного кода. Дискретности старших разр дов кода блока 7 и m :q младших разр дов кода блока 8 совпадают, что необходимо дл  выполнени  операций соглас вани  значений кода блоков 7, 8 в блоке 10, в котором указанные разр ды сравниваютс . В случае рассогласовани  значений кода на соответствующем выходе блока 10 по вл етс  единичньй сигнал в зависимости от знака рассогласовани . Этот сигнал поступает либо на суммирующий, либо на вычитающий вход сумматора 11, в котором происходит коррекци  кода (q-m) старших разр дов бло ка 8 путем прибавлени  или вычитани  1 к сформированному на соответствующих выходах блока 8 коду. Дл  отслеживани  переключений разр дов 2, ,. ., 2 во врем  выдачи информации вводитс  блок 13 контрол  переключений. От блока 9 управлени  на вход блока 13 поступает сигнал выдачи информации (фиг. 8,в) По переднему фронту этого сигнала формируетс  сигнал (фиг. 8, г) од30 4 новибратором 22, которьш через элемент ИЛИ 28 поступает на блок 12. Одновременно на вход одновибратора 23 поступает сигнал выдачи информации с блока 9 управлени . На выходе одновибратора 23 формируетс  сигнал контрольного времени (фиг.8, д). Разность сигналов выдачи информации и контрольного времени должна быть не менее максимальной задержки от разр да до 2 , т.е. не менее максимального времени существовани  переходного процесса на входе одновибратора 22, вызванного по влением фронта любой кодовой дорожки кодового диска 3 мимо щели диафрагмы индикаторного диска 4 в момент выдачи информации. Сиглал контрольного времени поступает на вход элемента И 25, на другой вход которого поступает управл ющий сигнал (фиг. 8, ж) с одновибратора 24. В случае совпадени  управл ющего сигнала и сигнала контрольного времени элемент И 25 включает триггер 26. Сигнал с выхода триггера 26 поступает на вход элемента ИЛИ 28 (фиг. 8, з). По окончании управл ющего сигнала триггер 26 сбрасываетс . Длительность управл ющего сигнала должна быть достаточной дл  фиксации кода преобразовател . Сигнал контрольного времени с одновибратора 23 поступает также на вход элемента ИЛИ 27, на вход которого поступает сигнал с выхода триггера 26. Сигнал на выходе элемента ИЛИ 27 равен либо только сигналу контрольного времени, либо дополн етс  сигналом с выхода триггера (фиг. 8, и), поэтому блок 9 управлени  должен снимать сигнал управлени  освещением только по заднему фронту сигнала на выходе элемента ИЛИ 27. С выхода элемента ИЛИ 28 на вход блока 12 поступает сигнал выдачи кода по окончании переходного процесса (фиг. 8, к), который возникает за счет переключени  кодовых дорожек в процессе считывани .

фиг. 2

Rxod

15

/J

/ff

13

в

11

Фиг. 4

21

21

фиг. 5

Claims (4)

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий блок излучателей, оптически соединенный через кодовый и индикаторный диски с блоком фотоприемников η младших и q старших разрядов, выходы блока фотоприемников η младших разрядов соединены с входами первого блока преобразования сигналов, выходы блока фотоприемников q старших разрядов соединены с первой группой входов второго блока преобразования сигналов, вторая группа которого соединена с группой из m выходов блока фотоприемников η младших разрядов, η выходов первого блока преобразования сигналов соединены с входами первой группы блока формирования выходного кода, ш выходов первого блока преобразования сигналов соединены с входами группы блока согласования отсчетов, вторая группа входов которого соединена с выходами первой группы второго блока преобразования сигналов, вторая группа выходов которого соединена с входами первой группы сумматора, зторая группа входов которого соединена с выходами блока согласования отсчетов, выходы сумматора соединены с входами второй группы блока формирования выходного кода, блок управления, первый вход которого является входом управления преобразователя, а первый выход соединен с входом блока излучателей, выходы формирователя выходного кода являются выходами преобразователя, отличающийся тем, что, с целью повышения функциональной надежности преобразователя, в него введен блок контроля переключений, первый выход которого соединен с вторым входом блока управления, второй выход соединен с входом формирователя выходного кода, первый вход соединен с вторым выходом блока управления, а второй вход соединен с выходом младшего разряда первой группы выходов первого блока преобразования сигналов.

2. Преобразователь по п. 1, отличающийся тем, что блок контроля переключений содержит одновибратор, элемент И, триггер, два элемента ИЛИ, входы первого и второго одновибраторов являются вторым входом блока управления, выход первого одновибратора соединен с первыми входами элемента И и первого элемента ИЛИ, второй вход элемента И соединен с выходом третьего одновибратора и с первым входом триггера, второй вход которого соединен с выходом элемента И, выход триггера соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго од новибратора, выходы первого и второго элементов ИЛИ являются первым и вторым выходами блока соответственно, а вход третьего одновибратора является вторым входом блока.

3. Преобразователь по π. 1, отличающийся тем, что блок управления содержит четыре одновибратора и два триггера, вход первого одновибратора является первым входом блока, а выход соединен с первым входом первого триггера, второй вход которого соединен с первым входом второго триггера и с выходом второго одновибратора, вход которого является вторым входом блока, выход первого триггера через последовательно соединенные второй и третий одно вибраторы подключен к второму входу второго триггера и является первым выходом блока, выход второго триггера является вторым выходом блока.

4. Преобразователь по π. 1, о тл и ч а'ю щ и й с я тем, что блок согласования отсчетов содержит сумматор и два элемента И, входы сумматора являются входами первой и второй групп блока, первый и второй выходы сумматора соединены с одноименными входами первого элемента И, третий и четвертый выходы сумматора соединены с первым и вторым входом второго элемента И соответственно, выходы элементов И являются выходами блока.