RU1829111C

RU1829111C - Устройство дл умножени частоты

Info

Publication number: RU1829111C
Application number: SU914940486A
Authority: RU
Inventors: Эдуард Прокофьевич Тихонов; Владимир Александрович Пикин
Original assignee: Всесоюзный научно-исследовательский институт электроизмерительных приборов
Priority date: 1991-04-19
Filing date: 1991-04-19
Publication date: 1993-07-23

Abstract

Устройство дл умножени частоты относитс к автоматике и вычислительной технике и предназначено дл преобразовани входных импульсов с произвольной скважностью в импульсы с заданной кодом скважностью независимо от изменени частоты входных импульсов. Устройство содержит тактовой генератор 1, делитель 2, первый 7 и второй 8 счетчики, умножающий счетчик 4, первый 5 и второй 6 ключи, первый 11 и второй 12 формирователи импульсов сброса , схемы ИЛИ 10, 15, триггер 16, цифровую схему сравнени 14, коммутатор 3, инвертор 9, цифровой мультиплексор 13, Расширение функциональных возможностей обеспечиваетс дополнительным включением коммутатора 3, который измен ет коэффициент умножени автоматически цифровым кодом по управл ющему входу. 2 ил.

Description

Изобретение относитс к автоматике и вычислительной технике и предназначено дл умножени частоты выходных импульсов с измен ющимс коэффициентом умножени . .

Целью изобретени вл етс расширение функциональных возможностей устройства , при умножении частоты с расширенным частотным диапазоном.

На фиг. 1 представлена функциональна схема устройства; на фиг.2 - временна диаграмма его работы.

Устройство содержит тактовый генератор 1, выход которого через делитель 2 и коммутатор 3 соединен со счетным входом умножающего счетчика 4, другой выход де1 лител 2 через первый ключ 5 и второй ключ 6 соединен соответственно со счетными входами первого счетчика 7 и второго счетчика 8. Вторые входы ключей 5 и 6, один

непосредственно, а другой через инвертор 9 соединены со входом устройства, который через вторую схему ИЛИ 10, второй вход которой соединен с шиной сброса, подключен через первый 11 и второй 12 формирователи сброса соответственно к входам сброса первого 7 и второго 8 счетчиков. Параллельные выходы первого 7 и второго 8 счетчиков через цифровой мультиплексор 13 соединены со вторым входом цифровой схемы сравнени 14, первый вход которой подключен к параллельным выходам умножающего счетчика 4, вход сброса которого через первую схему ИЛИ 15 подключен к шине сброса, к которой также подключен вход сброса делител 2.

Выход цифровой схемы сравнени соединен с нулевым входом первой схемы ИЛИ 15 и счетным, входом триггера 16, выход которого вл етс выходом устройстве.

Управл ющие входы коммутатора 3 вл ютс управл ющими цифровыми входами устройства.

Тактовый генератор 1 выполнен на микросхеме ГГ531 с соответствующим подклю- чением кварцевого резонатора заданной частоты.

Делитель 2 выполнен, например, на микросхемах К555ИЕ7.

Коммутатор 3 собран на микросхеме К555КП7.

Счетчики А, 1 и 8 выполн ютс , например , на микросхемах К555ИЕ7.

Ключи 5 и 6 - представл ют схемы совпадени и выполнены на-микросхемах К555ЛИ1. инвертор 9 - на микросхеме К555ЛН1, схемы ИЛИ 10 и 15-на микросхеме К555ЛЛ1, триггер 16 - на микросхеме К555ТМ2.

Формирователи 11 и 12 выполнены на микросхеме К555АГЗ, цифровой мультиплексор 13 и цифрова схема сравнени собираютс на микросхемах К555КП11 и К555СП1 соответственно.

Сущность изобретени заключаетс в следующем. Посредством коммутатора выбираетс коэффициент умножени кратный двум. Расширение частотного диапазона достигаетс за счет устранени дополнительных элементов в виде ключей и блоков сброса в цепи обратной св зи по шине сбро- са в умножающем счетчике.

Устройство работает следующим образом , .

Импульсы с тактового генератора 1 син- хронизируютработу всего устройства,

Перед началом работы сигналами сброса счетчики 4.7,8 и делител 2 устанавливаютс в нулевое состо ние.

На вход устройства подаетс частота с заданной скважностью (фиг,2а), Импульсы с тактового генератора 1 (фиг.2б) с частотой в соответствии с установленным коэффициентом делени делител 2 (фиг.2в,г) проход т попеременно через первый 5 и второй 6 ключи (фиг.2д,е), которые открываютс входным сигналом, поступающим на первый вход первого ключа 5 непосредственно, а на первый вход второго ключа 6 через инвертор 9 и соответственно поступают на счетные входы счетчиков 7 и 8. В зависимости от управл ющего кода, который предварительно устанавливаетс на управл ющем входе коммутатора 3, с его выхода на счетный вход умножающего счетчика 4 поступа- ет поделенна на заданный коэффициент, кратный 2, частота тактового генератора 1 (фиг.2в,г).

Если при положительном (единичном) перепаде поделенна тактова частота проходит на вход первого счетчика 7, то на втором счетчике за это врем хранитс код, пропорциональный длительности отрицательного (нулевого) перепада входного сигнала и наоборот. При этом перед каждым заполнением счетчиков 7 и 8 они попеременно сбрасываютс сигналами с выходов первого - 11 и второго - 1.2 формирователей сброса. (Первый формирователь 11 работает от заднего фронта импульса, второй формирователь 12 - от переднего фронта. Код с параллельных выходов первого - 7 и второго - 8 счетчиков поступает на первые и вторые входы цифрового мультиплексоре 13. 8 зависимости от того, какой из счетчиков 7 или 8 находитс в состо нии режиме хранени информации о длительности единичного или нулевого перепада, вход цифрового мультиплексоре 13 подключаетс соответствующей пол рностью управл ющего сигнала к параллельным выходам упом нутых счетчиков.

Предположим, что заполн етс первый счетчик 7 тактовый частотой при единичном перепаде. Тогда, за это врем , вход цифрового мультиплексора 13 оказываетс подключенным к параллельным выходам второго счетчика 8. В результате чего код, эквивалентный длительности нулевого перепада , с первого счетчика 7 сравниваетс в цифровом компараторе 14 с кодом, поступающим с параллельных выходов умножающего счетчика 4. При этом умножающий счетчик 4 заполн етс во столько раз быстрее соответствующего заполнени первого счетчика 7, во сколько раз частота на его входе будет ниже частоты на выходе коммутатора 3. Цифрова схема сравнени 14 в момент совпадени кодов на ее первом и втором входах выдает через первую схему ИЛИ 15 импульсы (фиг.2ж) на вход сброса умножающего счетчика 4 и на счетный вход триггера 16, с выхода которого формируетс выходной сигнал (фиг.2з) с частотой во столько раз большей частоты входного сигнала , во сколько раз меньше выходна частота сигнала с делител 2 соответствующей частоты коммутатора 3. Сигнал разового сброса проходит через первую схему ИЛИ 14 на шину сброса делител 2 и через вторую схему ИЛИ 15 на сброс счетчиков 7 и 8.

Вторые входы схем ИЛИ 10 и ИЛИ 15 используютс только дл первоначального сброса и. в процессе работы на них не подаютс сигналы.

Расширение частотного диапазона предлагаемого устройства осуществл етс за счет того, что сброс на умножающий счетчик 10 после сравнени кодов на цифровой схеме сравнени 10 проходит только через

схему ИЛИ 15 с минимальной временной задержкой. При этом вление гонок исключаетс за счет того, что сигнал сброса в цифровой схеме сравнени формируетс только лишь в момент- равенства кодов ум- ножающего счетчика 4 и первого - 7 или второго - 8 счетчиков.

Расширение функциональных возможностей обеспечиваетс дополнительным включением коммутатора 3, который изме- н ет коэффициент умножени автоматически цифровым кодом по управл ющему входу.

Claims

Формула изобретен и -

Устройство дл умножени частоты, содержащее тактовый генератор, делитель, первый и второй счетчики импульсов, умножающий счетчик, первый и второй ключи, первый и второй формирователи импульсов сброса, первую схему ИЛИ. триггер, цифровую схему сравнени , причем выход тактового генератора через делитель, первый и второй ключи соединен со счетными входами первого и второго счетчиков, а парал- лельные выходы умножающего счетчика соединены с первым входом цифровой схемы сравнени , входы сброса первого и второго счетчиков соединены с выходами первого и второго формирователей имлуль-

сов сброса соответственно, отличающеес тем, что, с целью расширени функциональных возможностей путем изменени автоматически коэффициента умножени при сохранении скважности входного сигнала , а также расширени частотного диапазона , введены коммутатор, инвертор, цифровой мультиплексор, втора схема ИЛИ, причем входна шина устройства соединена непосредственно с вторым входом первого ключа и через инвертор с вторым входом второго ключа, а также с первым входом второй схемы ИЛИ и управл ющим входом цифрового мультиплексора, параллельный выход делител через коммутатор соединен со счетным входом умножающего счетчика, параллельные выходы первого и второго счетчиков через цифровой мультиплексор соединены с вторым входом цифровой схемы Сравнени , выход которой соединен со счетным входом триггера и первым входом первой схемы ИЛИ, выход которой соединен с входом сброса умножающего счетчика, выход второй схемы ИЛИ соединение входами первого и второго формирователей импульсов сброса, шина сброса соединена с вторыми входами первой и второй схем ИЛИ и входом сброса делител , а выход триггера соединен с выходом устройства .

Фиг.1

Выход

шина сброса

Фаг. I