SU1160582A1

SU1160582A1 - Устройство цикловой синхронизации

Info

Publication number: SU1160582A1
Application number: SU833680407A
Authority: SU
Inventors: Viktor A Nikamin
Original assignee: Viktor A Nikamin
Priority date: 1983-12-29
Filing date: 1983-12-29
Publication date: 1985-06-07

Description

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи данных для синхронизации по циклам.

Известно устройство цикловой синхрони-. зации, содержащее последовательно соединенные первый и второй дешифраторы искажений, элемент И, первый анализатор, первый накопитель, триггер и блок генераторного оборудования, последовательно соединенные регистр сдвига, дополнительный дешифратор, второй анализатор и второй накопитель, выход которого подсоединен к второму входу триггера и к входу «Сброс» первого накопителя, выход которого подсоединен к входу «Сброс» второго накопителя, выход регистра сдвига подсоединен к второму входу второго дешифратора искажений, дополнительный вход элемента И подключен к второму выходу первого дешифратора искажений, а соответствующие выходы блока генераторного оборудования подсоединены к тактовым входам первого дешифратора искажений и первого и второго анализаторов [1].

Недостатками данного устройства цикловой синхронизации являются большое время вхождения в синхронизм и низкая помехоустойчивость.

Наиболее близким техническим решением к данному изобретению является устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига, дешифратор, первый элемент И и 'распределитель импульсов, последовательно соединенные выделитель тактовой частоты, делитель частоты, элемент НЕТ, Κδ-триггер и второй элемент И, последовательно соединенные третий элемент И и счетчик импульсов, при этом выход выделителя тактовой частоты подсоединен к тактовому входу распределителя импульсов, выход дешифратора подсоединен к первому входу третьего элемента И и к объединенным вторым входам элемента НЕТ и второго элемента И, выход которого подсоединен к К-входу КЗ-триггера и входу «Сброс» делителя частоты, причем объединенные входы регистра сдвига и выделителя тактовой частоты являются входом устройства, а выходы распределителя импульсов являются выходами устройства, выход цикловой частоты распределителя импульсов через дополнительный элемент НЕТ и дополнительный счетчик импульсов подсоединен к второму входу первого элемента И, третий вход которого подключен к выходу делителя частоты, выход первого элемента И подсоединен к установочному входу дополнительного счетчика импульсов и к входу «Сброс» счетчика импульсов, вы-ход которого подсоединен к входу «Сброс» дополнительного счетчика' импульсов, выход цикловой частоты распределителя импульсов подсоединен к второму входу третьего

2

элемента И, а второй вход дополнительного элемента НЕТ подключен к выходу дешифратора [2].

Недостатками известного устройства цикловой синхронизации являются большое время вхождения в синхронизм и низкая помехоустойчивость.

Цель изобретения — уменьшение времени вхождения в синхронизм и повышение помехоустойчивости.

Цель достигается тем, что в устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига, дешифратор, первый элемент И и распределитель импульсов,' последовательно соединенные выделитель тактовой частоты, делитель частоты, элемент НЕТ, КЗ-триггер и второй элемент И, последовательно соединенные третий элемент И и счетчик импульсор, при этом выход выделителя тактовой частоты подсоединен к тактовому входу распределителя импульсов, выход дешифратора подсоединен к первому входу третьего элемента И и к объединенным вторым входам элемента НЕТ и второго элемента И, выход которого подсоединен к К-входу КЗ-триггера и входу «Сброс» делителя частоты, причем объединенные входы регистра сдвига и выделителя тактовой частоты являются входом устройства, а выходы . распределителя импульсов являются выходами устройства, введены элемент НЕ и дополнительный элемент И, при этом выход цикловой частоты распределителя импульсов.непосредртвенно и через элемент НЕ подсоединен соответственно к первому входу дополнительного элемента И и второму входу третьего элемента И, третий вход которого подключен к выходу делителя частоты, выход дешифратора подсоединен к второму входу дополнительного элемента И, выход которого подсоединен к входу «Сброс» счетчика импульсов, а выход счетчика импульсов подсоединен к второму входу первого элемента И.

На чертеже представлена структурная электрическая схема устройства цикловой синхронизации.

Устройство цикловой синхронизации содержит регистр 1 сдвига, дешифратор 2, первый элемент И 3, распределитель 4 импульсов, выделитель 5 тактовой частоты, делитель 6 частоты, элемент НЕТ 7, К5-триггер 8, второй элемент И 9, элемент НЕ 10, третий элемент И 11, счетчик 12 импульсов, дополнительный элемент И 13.

Устройство цикловой синхронизации работает следующим образом.

Входной цифровой сигнал поступает на вход регистра 1 сдвига и на вход выделителя 5 тактовой частоты. Поступающий циф- > ровой сигнал продвигается по разрядам регистра 1 сдвига. С выхода регистра 1 сдвига комбинации информационных бит в па1160582

раллельном коде поступают на входы дешифратора 2 и каждая комбинация символов, аналогичная синхронизирующей, вызывает формирование сигнала на его выходе.

Если устройство цикловой синхронизации ⁵находится в состоянии синхронизма, то сигнал с выхода дешифратора 2 совпадает по времени с цикловым синхросигналом распределителя 4 импульсов, появляющимся один раз за цикл. Оба эти сигнала, посту- ¹⁰пающих одновременно на два входа дополнительного элемента И 13, приводят к формированию на его выходе сигнала, который сбрасывает в нулевое состояние счетчик 12 импульсов. При этом первый элемент И 3 15 находится в закрытом состоянии из-за отсутствия разрешающего сигнала с выхода счетчика 12 импульсов. Сигнал разрешения формируется только при поступлении на вход счетчика 12 импульсов определенного количества импульсов, равного его коэффи- ²θ циенту счета. Кроме того, сигнал, формируемый делителем 6 частоты, также совпадает по времени· с инверсией сигнала, вырабатываемого распределителем 4 импульсов, а следовательно, и с сигналом, форми- 25 руемым дешифратором 2. Инверсия сигнала распределителя 4 импульсов с выхода элемента НЕ 10 закрывает третий элемент И 11 на время существования циклового сигнала распределителя 4 импульсов.

При появлении с дешифратора 2 хотя бы одного сигнала, не совпадающего по времени с цикловым синхросигналом, вырабатываемым распределителем 4 импульсов, сигнал с выхода элемента НЕТ 7 устанавливает К5- ₃₅триггер 8 в единичное состояние, а сигнал с КЗ-триггера 8, в свою очередь, открывает второй элемент И 9. Если следующий сигнал на выходе дешифратора 2 совпадает по времени с сигналом, вырабатываемым распределителем 4 импульсов, й соответствует ⁴⁰прежнему состоянию синхронизма, то, проходя через открытый второй элемент И 9, сигнал с дешифратора 2 подтверждает предыдущее состояние делителя 6 частоты и сбрасывает КЗ-триггер 8 в нулевое состоя- 45 ние. При этом устройство цикловой синхронизации возвращается в исходное состояние,

Если же следующий сигнал с выхода дешифратора 2 вновь не совпадает по времени с сигналом на выходе распределителя 4 импульсов, то делитель 6 частоты устанавливается в нулевое состояние (соответствующее появлению сигнала на его выходе) и начинает вырабатывать сигнал, не совпадающий по времени с прежним. КЗтриггер 8 при этом обнуляется и закрывает второй элемент И 9. Если следующий сформированный дешифратором 2 сигнал совпадает по времени с сигналом, сформированным делителем 6 частоты, и не совпадает с сигналом на выходе распределителя 4 импульсов, то этот сигнал через открытый сигналом с элемента НЕ 10 третий элемент И 11 проходит на вход счетчика 12 импульсов, который изменяет свое состояние на единицу.

Если совпадение происходит такое число раз подряд, каков коэффициент счета счетчика 12 импульсов, и если за это время нет ни одного сигнала с дешифратора 2, сохраняющего предыдущее состояние синхронизма, и дополнительный элемент И 13 не формирует сигнала сброса счетчика 12 импульсов, то счетчик 12 импульсов получает необходимое количество входных импульсов и открывает первый элемент И 3. Следующий сигнал с выхода дешифратора 2 обнуляет распределитель 4 импульсов и он начинает работать в режиме, соответствующем новому состоянию синхронизма. При этом счетчик 12 импульсов сбрасывается в нулевое состояние сигналом с выхода дополнительного элемента И 13.

Время вхождения в синхронизм предлагаемого устройства цикловой синхронизации определяется временем заполнения счетчика 12 импульсов, которое обычно выбирается равным 2—3 циклам и, следовательно, предлагаемое устройство цикловой синхронизации имеет в 10 и более раз меньше времени вхождения в синхроцизм по сравнению с известным устройством.

Предлагаемое устройство цикловой синхронизации обладает более высокой помехозащищенностью по сравнению с известным за счет снижения вероятности установления ложного синхронизма при отсутствии или приеме искаженных истинных синхрокомбинаций.

Claims

УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные регистр сдвига, дешифратор, первый элемент И и распределитель импульсов, последовательно соединенные выделитель тактовой частоты, делитель частоты, элемент НЕТ. КЗ-триггер и второй элемент И, последовательно соединенные третий элемент И и счетчик импульсов, при этом выход выделителя тактовой частоты подсоединен к тактовому входу распределителя импульсов, выход дешифратора подсоединен к первому входу третьего элемента И и к объединенным вторым входам элемента НЕТ и второго элемента И, выход которого подсоединен к К-входу КЗ-триггера и входу «Сброс» делителя частоты, причем объединенные входы регистра сдвига и выделителя тактовой частоты являются входом устройства, а выходы распределителя импульсов являются выходами устройства, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм и повышения помехоустойчивости, в него введены элемент НЕ и дополнительный элемент И, при этом выход цикловой частоты распределителя импульсов непосредственно и через элемент НЕ подсоединен соответственно к первому входу дополнительного элемента И и второму входу . третьегр элемента И, третий вход которого § подключен к выходу делителя частоты, вы- ~ ход дешифратора подсоединен к второму входу дополнительного элемента Η/выход которого подсоединен к входу «Сброс» счетчика импульсов, а выход счетчика импульсов подсоединен к второму входу первого элемента И.

5и „„1160582

>

1160582

1