SU1147991A1 - Device for measuring two voltage ratio - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ДВУХ НАПРЯЖЕНИЙ, содержащее п ть нуль-органов, к первым входам четырех из них и второму входу п того подключены соответственно п ть источников напр жени , другие входы нуль-органов объединены,  вл ютс  первым выходом устройства и подключены к первой обкладке первого конденсатора, втора  обкладка которого заземлена, и через первьй резистор - к первому выходу первого ключа, вход которого заземлен, причем упом нутый выход устройства подключен к выходу второго ключа, вход которого св зан с источником опорного сигнала, второй источник опорного напр жени  подключен через второй резистор к входу третьего .ключа, выход которого через интегратор св зан с первым входом шестого нуль-органа, а третий источник опорного напр жени  через третий резистор подключен к входу четвертого ключа, выход которого св зан с ;ГСЛ;-.;...-, . ( J I в.«а л & л«д гггл-к(г;, входом интегратора, а второй вход шестого нуль-органа заземлен, шину Сброс, к которой подключены Rвходы первых шести триггеров, D входы которых соединены с шиной логической единицы, а к входам С которых подключены соответственно по одному источник импульсов Пуск, выходы второго, третьего, четверто го, п того и первого нуль-органов, п ть элементов И и два элемента ИЛИ, причем инверсный выход первого триггера соединен с первым входом первого элемента ИЛИ, к второму входу которого подключен-выход четвертого элемента И, к входам которого подключены соответственно пр сл мой выход п того и инверсный выход шестого триггеров, пр мой выход первого триггера соединен с первым входом первого элемента И, к второму входу которого и второму входу третье го элемента И подключен инверсный выход п того триггера, пр мой выход второго триггера соединен с первьм входом второго элемента И, второй 4: вход которого св зан с инверсным входом третьего триггера, пр мой ;о со выход четвертого триггера соединен с первьм входом третьего элемента И, первый и второй входы п того элемента И соединены соответственно с пр мьми выходами шестого и седьмого триггеров, а выход п того элемента И св зан с вторым входом второго элемента ИЛИ и управл ющим входом четвертого ключа, выход первого элемента И соединен с пе1)вым входом второго элемента ИЛИ, а управл ющие входы первого и второго ключей св A DEVICE FOR MEASURING THE RELATION OF TWO VOLTAGES containing five null organs, the first inputs of four of them and the second input of the fifth are connected respectively to five voltage sources, the other inputs of null organs are connected, are the first output of the device and connected to the first plate the first capacitor, the second plate of which is grounded, and through the first resistor to the first output of the first switch, the input of which is grounded, and the device’s output is connected to the output of the second switch, the input of which is connected to the source ohm of the reference signal, the second source of the reference voltage is connected through the second resistor to the input of the third key, the output of which is connected through the integrator to the first input of the sixth null organ, and the third source of the reference voltage through the third resistor is connected to the input of the fourth key whose output associated with; GSL; -.; ...-,. (JI century. "A l & l" d yyygl-k (r ;, the input of the integrator, and the second input of the sixth zero-body is grounded, bus Reset, to which the R inputs of the first six triggers are connected, the D inputs of which are connected to the bus logical units, and to the inputs of which are connected respectively one source of pulses, Start, the outputs of the second, third, fourth, fifth, and first null organs, five AND elements and two OR elements, and the inverse output of the first trigger is connected to the first input the first element OR, to the second input of which is connected the output of the fourth The I input, to the inputs of which the right output of the first and the inverse outputs of the sixth flip-flops are connected, the direct output of the first flip-flop is connected to the first input of the first element And, to the second input of which and the second input of the third flip-flop , the direct output of the second trigger is connected to the first input of the second element, And the second 4: whose input is connected to the inverse input of the third trigger, direct; from the output of the fourth trigger is connected to the first input of the third element, And the first and second The inputs of the fifth element And are connected respectively to the direct outputs of the sixth and seventh flip-flops, and the output of the fifth element And is connected to the second input of the second element OR and the control input of the fourth key, the output of the first element And is connected to the first input of the second element OR, and the control inputs of the first and second keys are

Description

эаны соответственно с выходами первого и второго элементов ИЛИ, при чем Н-БХОД седьмого триггера св зан с выходом шестого нуль-органа, а -вход соединен с шиной Сброс, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, в него введены шестой элемент И, элемент ИСКЛЮ ЧАЮЩЕЕ ИЛИ и восьмой триггер, второй конденсатор, четвертый и п тый резис торы, причем выход шестого нульоргана через последовательно соединенные четвертьш и п тьй резисторы, обща  точка которых через второй конденсатор заземлена, подключен- к 91 входу интегратора, а входы шестого элемента И подключены соответственно к инверсному выходу третьего и пр мому выходу четвертого триггеров, к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно выходы второго и третьего элементов И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управл ющим входом третьего ключа, выход шестого элемента И подключен к входу С восьмого триггера, D-ВХОД которого соединен с шиной с логической единицы,. F-вход - с шиной Сброс устройства, а выход триггера  вл етс  вторым выходом устройства .Eans, respectively, with the outputs of the first and second elements OR, whereby the N-EIT of the seventh trigger is associated with the output of the sixth null organ, and the input is connected to the bus Reset, characterized in that, in order to expand the functional capabilities of the device, the sixth element AND, element SPARING ORS and the eighth trigger, second capacitor, fourth and fifth resistors, the output of the sixth nullorgan through serially connected quarter and fifth resistors, whose common point through the second capacitor is grounded, connected to 91 in one of the integrator, and the inputs of the sixth And element are connected respectively to the inverse output of the third and forward output of the fourth trigger, the inputs of the EXCLUSIVE OR element are connected respectively to the outputs of the second and third elements AND, the output of the EXCLUSIVE OR element is connected to the third input of the third key, the output of the sixth element And connected to the input of the eighth trigger, the D-INPUT of which is connected to the bus with a logical unit ,. The F input is a bus Reset device, and the trigger output is the second output device.

1one

Изобретение относитс  к области вьгчислительной и измерительной техники и может быть использовано в аналогичных вычислительных машинах, в измерительных приборах, а также в аналого-цифровых преобразовател х.The invention relates to the field of computing and measuring equipment and can be used in similar computers, in measuring devices, as well as in analog-digital converters.

Известно устройство дл  измерени  отношени  двух напр жений, содежащее ключи, триггер и измеритель выходной величины lj .A device is known for measuring the ratio of two voltages, containing keys, a trigger and an output value meter lj.

Недостатком устройства  вл етс  низка  точность, вызванна  тем, что выходна  величина  вл етс  логарифмом отношени  двух напр жений.The drawback of the device is the low accuracy caused by the fact that the output value is the logarithm of the ratio of the two voltages.

Наиболее близким к предложенному по технической сущности  вл етс  устройство дл  измерени -отношени  двух напр жений, содержащее шесть нуль-органов, четьфе ключа, интегратор , семь триггеров, п ть элементов И, два элемента ИЖ, три резистора, один конденсатор 2 .The closest to the proposed technical entity is a device for measuring the ratio of two voltages, containing six null-organs, a key switch, an integrator, seven triggers, five AND elements, two IL elements, three resistors, one capacitor 2.

Недостатком известного устройства  вл етс  необходимость подачи на определенные входные клеммы боль шего и меньшего измер емых напр жений . Причем при изменении их соотношени  входные клеммы необходимо коммутировать.A disadvantage of the known device is the need to supply more and less measured voltages to certain input terminals. Moreover, when changing their ratio input terminals must be switched.

Цель изобретени  - расширение функциональных возможностей устройства за счет возможности измерени  отношени  большего входного напр жени  к меньшему независимо от того , на какие входы устройства они поданы.The purpose of the invention is to expand the functionality of the device due to the possibility of measuring the ratio of a larger input voltage to a smaller one regardless of which inputs of the device they are connected to.

Поставленна  цель достигаетс  тем, что в устройство дл  измерени  .отношени  двух напр жений, содержащее п ть нуль-органов, к первым входам четырех из них и второму входу п того подключены соответственно п ть источников напр жений, другие входы нуль-органов объединены,  вл ютс  первым выходом устройства и подключены к первой обкладке первого конденсатора, втора  обкладка которого заземлена, и через первый резистор - к первому выходу первого ключа , вход которого заземлен, причем упом нутый выход устройства подключен к выходу второго клю.ча, вход которого св зан с источником опорного сигнала, второй источник опорного напр жени  подключен через второй резистор к входу третьего ключа, выход которого через интегратор св зан с первый входом шестого нульоргана , а третий источник опорного напр жени  через третий резистор подключен к входу четвертого ключа, выход которого св зан с входом интегратора , а второй вход шестого нуль-органа заземлен, шину Сброс, к которой подключены R-входы первых шести триггеров, Г -входы которых соединены с ашной логической единиЩ )1, а к входам С KOTOPI.IX подключены соответственно по одному источник импульсов Пуск, выходы второго, третьего, четвертого, п того и первого нуль-органов, п ть элементов И и два элемента ИЛИ, причем инвер ный выход первого триггера соединен с первым входом первого элемента ИЛ к второму входу которого подключен выход четвертого элемента И, к входам которого подключены соответстве но пр мой выход п того и инверсный выход шестого триггеров, пр мой выход первого триггера соединен с пер вым входом первого элемента И, к второму входу которого и второму входу третьего элемента И подключен инверсный выход п того триггера, пр мой выход второго триггера соединен с первым входам второго элеме та И, второй вход которого св зан с инверсным входом третьего триггера, пр мой выход четвертого триггера соединен с первым входом третьего элемента И, первый и второй входы п того элемента И соединены соответ ственно с пр мыми выходами шестого и седьмого триггеров, а выход п того элемента И св зан с вторьпч входомвторого элемента ИЛИ и управл ю щим входом четвертого ключа, выход первого элемента И соединен с первы входом второго элемента ИЛИ, а упра л ющие входы первого и второго ключей св заны соответственно с выхоД1;ами первого и второго элементов ИЛИ, причем Д-вход седьмого триггер св зан с выходом шестого нуль-органа , а 5 -вход соединен с шиной Сброс, введены шестой элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, восьмой триггер, второй конденсатор, четвер тый и п тый резисторы, причем выход шестого нуль-органа через последова тельно соединенные четвертый и п ты резисторы, обща  точка которых через второй конденсатор заземлена, подключен к входу интегратора, а входы шестого элемента И подключены соответственно к инверсному выходу третьего и пр мому выходу четвертого триггеров, к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно выходы второго и третьего элементов И, выход элемента ИСКЛЮЧА ЮЩЕЕ ЮТИ соединен с управл ющим вхо- 55 И This goal is achieved by the fact that a device for measuring the ratio of two voltages, containing five null organs, five voltages are connected to the first inputs of four of them and the second input of the fifth, respectively, and other inputs of null organs are connected the first output of the device and connected to the first facing of the first capacitor, the second facing of which is grounded, and through the first resistor to the first output of the first switch, whose input is grounded, and the above output of the device is connected to the output of the second Clu.cha, whose input is connected to a reference source, the second reference voltage source is connected via a second resistor to the third key input, the output of which through an integrator is connected to the first input of the sixth nullorgan, and the third reference voltage source is connected via a third resistor the fourth key input, the output of which is connected to the integrator input, and the second input of the sixth zero-body is grounded, the reset bus, to which the R-inputs of the first six flip-flops are connected, the G-inputs of which are connected to the logic one) With KOTOPI.IX, one source of Start pulses, the outputs of the second, third, fourth, fifth, and first null organs, five AND elements and two OR elements are connected, respectively, and the inverted output of the first trigger is connected to the first input of the first IL element the second input of which is connected to the output of the fourth element I, whose inputs are connected to the corresponding direct output of the first and inverse output of the sixth trigger, the direct output of the first trigger is connected to the first input of the first element I, to the second input of which the second input An inverted output of the first flip-flop is connected to the second element, the direct output of the second flip-flop is connected to the first inputs of the second element, the second input of which is connected to the inverted input of the third flip-flop, the direct output of the fourth trigger is And, the first and the second inputs of the fifth element And are connected respectively to the direct outputs of the sixth and seventh flip-flops, and the output of the fifth element And is connected with the second input of the second OR element and the control input of the fourth key, the output of the first element And is connected the first input of the second element OR, and the control inputs of the first and second keys are connected respectively to the output1; the first and second elements OR, and the D input of the seventh trigger is connected to the output of the sixth zero body, and the 5 input is connected to bus reset, entered the sixth element AND, the element EXCLUSIVE OR, the eighth trigger, the second capacitor, the fourth and fifth resistors, and the output of the sixth zero-organ through serially connected fourth and fifth resistors, the common point of which through the second capacitor is grounded, connected to int entrance The integrator, and the inputs of the sixth element And are connected respectively to the inverse output of the third and forward output of the fourth trigger, to the inputs of the EXCLUSIVE element OR the outputs of the second and third elements AND, respectively, are connected to the control input 55 AND

дом третьего ключа, выход шестого элемента И подключен к С-входу восьмого триггера, D -вход которого-соеИЛИ 30. Второй выход триггера 17 и первый выход триггера 21 соединены с входами элемента И 24. Второй вы91 динен с гаиной логической единицы. R-вкод - с шиной Сброс устройства, а выход триггера  вл етс  вторым выходом устройства. На фиг.1 представлена схема устрой-ства дл  измерени  отношени  двух напр жений, на фиг.2 - временна  диаграмма, по сн юща  работу устройства . Устройство дл  измерени  отношени  двух напр жений (фиг.1) содержит нуль-органы 1-5, ключи 6-9, ре/зисторы , конденсаторы 15 и 16, триггеры 17-23, элементы И 24-29, элементы ИЛИ 30 и 31, триггер 32, нуль-орган 33, интегратор 34, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35, источники напр жени  36-43. К первым входам нуль-органов 1-4 и второму входу нуль-органа 5 подключены соответственно источники напр жений 36-40(Uo2 ,Uejr2,U sxi,Um,Uo) .Другие входы нуль-органов 1-5 объединены и подключены к Rp-цепочке, состо щей из резистора 10 и конденсатора 15, котора  через ключ 6 подключена к источнику 41 опорного напр жени  (). Резистор 10 через ключ 7 и втора  обкладка конденсатора 15 заземлены, К входу интегратора 34 подключен через резистор 11 и ключ 8 источник 42 отрицательного опорного напр жени  (-Ug), через резистор 12 и ключ 9 - источник 43: положительного опорного напр жени  (+ UQ), через последовательно соединенные резисторы 13 и 14 - выход нуль-органа 33, к первому входу которого подключен выход интегратора 34, а второй выход заземлен. Точка соединени  резисторов 13 и 14 через конденсатор 16 заземлена . К Д-входам триггеров 1722 , 32 подключен источник импульсов Сброс. К С-входам триггеров 17-22 подключены соответственные источник импульсов Пуск, выходы нуль-органов 4,3,2,1 и 5. К 5 -входу триггера 23 подключена oniHa Сброс. К входу триггера 23 подключен выход нуль-органа 33. К -входам триггеров 17-22 и 32 подключен источник логической 1. Первый выход триггера 17 и выход элемента 28 соединены с входами элемента ход триггера 18 и первый выход триггера 19 соединены с входами элемента И 25 К входам элемента И 26 подключены первый выход триггера 19 и второй выход триггера 20, который подключен также к первому входу элемента И 27, к второму входу которого подключен первый вьрсод триггера 21. К входам элемента И 28 подключены второй выход триггера 21 и первый выход триггера 22. К входам элемента И 29 подключены второй вькод триггера 22 и первый выход триггера 23. К входам элемента ИЛИ 31 подключены выходы элементов И 24 и 29. К входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 35 подключены выходы элементов И 25 и 27. К С-входу триггера 32 подключен выход элемента И 26. Выходы элементов ИЛИ 30 и 31, элемента ИСКЛЮЧАЮЩЕ ИЛИ 35 и элемента И 29 соединены соответст1зенно с управл ю цими входами ключей 6-9. Выход RC-цепочки  вл етс выходом устройства, определ ющим отношение двух напр жений, выход триггера 32  вл етс  дополнительным выходом , определ ющим, какое входное напр жение больше, на выходе 1 или входе 2, т.е. отношение каких напр жений измер етс , первого к второму или второго к первому. На фиг 2 а представлены два цикла экспоненциально падающего опорного напр жени  (напр жение на конденсаторе 15), на фиг.2 б - напр же ние на выходе Интегратора 34 (процесс измерени  и отсчета времени). Устройство дл  измерени  отношени  двух напр жений работает следующим образом (рассмотрим случай, когда tJt,Uexp ., Опорное напр жение UQ больше, чем опорное напр жение jj, , которое , в свою очередь, больше максимального входного напр жени . Опорное напр жение Qn-, меньше минимальн ( JJJ- меньше минимальн го входного напр жени . С приходом импульса Сброс триггеры 17-22 и 32 устанавливаютс  в О, а триггер 23 - в 1 зультате чего на выходе элемента ИЛИ 30 - 1, на выходах элементов 31, 35 и 29 - О, ключ 6 замыкаетс вследствие чего конденсатор 15 зар жаетс  до уровн  DO t uU . Ключи 7-9 размыкаютс , на выходе интегратора 34 поддерживаетс  уровень близкий к нулю. Длительность импуль са Сброс больше времени зар да конденсатора 15 через ключ 6 от нул  до уровн  и.+ bU поэтому за врем  зар да конденсатора 15 триггеры 17-22 и 32 удерживаютс  импульсом Сброс в нулевом состо нии, С приходом импульса Пуск на выходе элемента 30 возникает О, а на выходе элемента 31 - 1, в результате чего конденсатор 15 начинает разр жатьс . При достижении экспоненциально падающим напр жением уровн  UQJ по положительному перепаду на выходе нуль-органа 4 взводитс  триггер 18, на выходе элемента 35 по вл етс  1 и ключ 8 замыкаетс . При этом напр жение на выходе интегратора 34 линейно нарастает. При достижении экспоненциально падающим опорным напр жением уровн  Ugj (момент фиг.2) 1 на выходе элемента 35 исчезает, ключ 8 размыкаетс  и зар д конденсатора интегратора 34 прекращаетс . При достижении экспоненциально падающим напр жением уровн  ( (момент t фиг.2) по вл етс  положительный перепад на выходе нуль-органа 2,. при этом на выходе элемента 35 вновь по вл етс  1, котора  замыкает ключ 8, в результате чего конденсатор интегратора 34 вновь начинает линейно зар жатьс  (фиг.2 б). При достижении экспоненциально падающим опорным напр жением уровн  , (момент фиг. 2) на выходе элемента 30 по вл етс  1, на выходах элементов 31 и 35 - О. В результате этого замыкаетс  ключ 6, размыкаетс  ключ 7, экспоненциально падающее опорное напр ж ение приводитс  к уровню 1|(, , т.е. конденсатор 15 начинает эар жатьс  от источника напр жени  Т/Р + U и (фиг.2 а). Креме того, ключ 8 разгтыкаетс , и зар д конденсатора интегратора 34 прекращаетс  (фиг.2 б) При достижении напр жением на конденсаторе 15 уровн  U0 положительный перепад по вл етс  на выходе нуль-органа 5 (момент .2 а). При этом на выходе элемента 30 по вл етс  , на выходе элементов 31 н 29 - 1. В результате этого ключ 6 размыкаетс , ключи 7 и 9 замыкаютс . При этом конденсатор 15 начинает разр жатьс  по экспоненциальному закону с той же посто нной времени, напр жение на выходе интегратора начинает линейно уменьшатьс  и в момент tg (фиг.2 б) достигает нулевого уровн . При этом на выходе нуль-органа за счет цепочки резисторов 13 и 14 и конденсатора 16 напр жение успевает зайти в область отрицательных значений, переключив по триггер 23 в состо ние О, что вызывает по вление нулей на выходах элементов 31 и 29, в результате чего ключи 7 и 9 размыкаютс . В этот момент (момент i фиг.2 б) по значению напр жени  на конденсато ре 15 (выход устройства) суд т об отношении двух напр жений UJK HUgi Определ ют значение выходного напр жени -Ifc-t гдё l-tff - врем  уменьшени  напр же ни  на выходе интеграто ра 34. Учитыва , что . . ,) где 1, , 1 соответственно токи за р да и разр да интегра тора 34, получшот ахЛЬ вы,: lexj 1 91 I, 2 - ПОСТОЯННЬЙ КОЭффИЦИ Таким образом, выходное напр жение устройства пропорционально отношению двух напр жений Ц о,( иЦ В случае, когда Ugj,Ugj при разр де конденсатора 15 сначала положительный перепад по вл етс  на выходе нуль-органа 2, а затем нуль-органа 3. Однако временна  диаграмма выходного напр жени  элемента 35 при этом не измен етс , работа интегратора 34 происходит одинаково, а устройство обеспечивает возможность измерени  отношени  двух напр жений независимо от того, какое из них больше, UBX, «ли и 8X2 V Второй выкод устройства служит дл  указани  на то, какое из выходных напр жений больше. В случае, когда Ugic, УЖ сигнал на этом выходе равен О, а когда Ц чЦ на нем по вл етс  1. Таким образом, предложенное устройство обладает более широкими функциональнь ми возможност ми, так как позвол ет измер ть отношение двух напр жений независимо от того , на какой вход подано большее, а на какой меньшее напр жение. If О 1Lthe house of the third key, the output of the sixth element I is connected to the C input of the eighth trigger, the D input of which is SOIL 30. The second output of the trigger 17 and the first output of the trigger 21 are connected to the inputs of the And 24 element. The second output is connected to the logical unit. The R-Vcode is with the Bus Reset device, and the trigger output is the second device output. Fig. 1 shows a diagram of a device for measuring the ratio of two voltages; Fig. 2 is a timing diagram explaining the operation of the device. A device for measuring the ratio of two voltages (Fig. 1) contains null-bodies 1-5, keys 6-9, resistors, capacitors 15 and 16, triggers 17-23, elements AND 24-29, elements OR 30 and 31 , trigger 32, null organ 33, integrator 34, element EXCLUSIVE OR 35, voltage sources 36-43. The sources of voltages 36-40 (Uo2, Uejr2, U sxi, Um, Uo) are connected to the first inputs of the zero-bodies 1-4 and the second input of the zero-body 5. Other inputs of the zero-bodies 1-5 are combined and connected to Rp a chain consisting of a resistor 10 and a capacitor 15, which through switch 6 is connected to the source 41 of the reference voltage (). The resistor 10 through the switch 7 and the second capacitor plate 15 are grounded, the source 42 is connected to the input of the integrator 34 through the resistor 11 and the switch 8 and the switch 42 to the source 43: positive reference voltage (+ UQ), through series-connected resistors 13 and 14 - the output of the zero-body 33, to the first input of which the output of the integrator 34 is connected, and the second output is grounded. The connection point of resistors 13 and 14 through the capacitor 16 is grounded. To the D-inputs of the trigger 1722, 32 is connected a source of pulses Reset. The C-inputs of the triggers 17-22 are connected to the corresponding source of impulses Start, the outputs of the zero-bodies 4,3,2,1 and 5. To the 5-input of the trigger 23 is connected oniHa Reset. To the input of the trigger 23 is connected to the output of the zero-body 33. To the inputs of the triggers 17-22 and 32 is connected a logical source 1. The first output of the trigger 17 and the output of the element 28 are connected to the inputs of the element trigger 18 and the first output of the trigger 19 25 The first output of trigger 19 and the second output of trigger 20, which is also connected to the first input of element 27, are connected to the inputs of element 26 and the first input of which is connected to the first output of trigger 28. The inputs of element 28 are connected to the second output of trigger 21 and the first output trigger 22. To the inputs In the element 29, the second trigger code 22 and the first trigger output 23 are connected. The element outputs OR 31 are connected to the outputs of elements AND 24 and 29. The element outputs are connected to the inputs of the EXCLUSIVE OR element 35 and the inputs of the trigger 32 are connected to the input of the element AND 26. The outputs of the elements OR 30 and 31, the element EXCLUSIVE OR 35 and the element AND 29 are connected respectively to the control inputs of keys 6-9. The output of the RC chain is the output of the device, which determines the ratio of the two voltages, the output of the flip-flop 32 is the additional output that determines which input voltage is greater, at output 1 or input 2, i.e. the ratio of which voltages is measured, first to second or second to first. Fig. 2a shows two cycles of an exponentially falling reference voltage (voltage across a capacitor 15), Fig. 2b shows the voltage at the output of Integrator 34 (the process of measuring and timing). The device for measuring the ratio of the two voltages works as follows (consider the case when tJt, Uexp., The reference voltage UQ is greater than the reference voltage jj, which, in turn, is greater than the maximum input voltage. Reference voltage Qn- , less than the minimum (JJJ- less than the minimum input voltage. With the arrival of a pulse Reset, the triggers 17-22 and 32 are set to O, and the trigger 23 - as a result of which the output of the element OR 30 is 1, at the outputs of the elements 31, 35 and 29 - O, the switch 6 is closed, as a result of which the capacitor 15 is charged to the level DO t uU The keys 7-9 are closed, the level of the integrator 34 is maintained close to zero. Pulse duration Reset is more than the charging time of the capacitor 15 through the key 6 from zero to the level. + BU therefore during the charging time of the capacitor 15 triggers 17-22 and 32 are held by a pulse. The reset is in the zero state. With the arrival of a pulse, O starts at the output of element 30, and 1 - 1 at the output of element 31, causing the capacitor 15 to discharge. When exponentially falling voltage level UQJ on a positive differential at the output of the zero-body 4 triggers the trigger 18, the output element 35 appears 1 and the key 8 closes. At the same time, the voltage at the output of the integrator 34 rises linearly. When the exponentially falling reference voltage reaches the level Ugj (moment of Fig. 2) 1 at the output of the element 35 disappears, the key 8 is opened and the charge of the capacitor 34 of the integrator 34 stops. When the exponentially falling voltage level reaches ((moment t in Fig. 2), a positive difference appears at the output of the null organ 2, and 1 appears at the output of the element 35, which closes the switch 8, resulting in an integrator capacitor 34 again starts to linearly charge (Fig. 2b). When the exponentially falling reference voltage reaches a level (moment of Fig. 2), 1 appears at the output of element 30, and 31 at the outputs of elements 35 and O. As a result, it closes key 6, key 7 is opened, an exponentially falling reference voltage This leads to the level 1 | (, i.e., the capacitor 15 begins to be ejected from the voltage source T / P + U and (Fig. 2 a). Moreover, the key 8 is disintegrated and the charge of the integrator capacitor 34 stops ( Fig. 2 b) When the voltage across the capacitor 15 reaches the level U0, a positive differential appears at the output of the null organ 5 (moment .2 a), and at the output of element 30 appears at the output of elements 31 n 29 - 1 As a result, the key 6 is opened, the keys 7 and 9 are closed. In this case, the capacitor 15 begins to discharge in an exponential law from the same time constant, the voltage at the integrator output begins to decrease linearly and at the time tg (Fig. 2b) reaches zero level. At the same time, at the output of the null organ, due to the chain of resistors 13 and 14 and the capacitor 16, the voltage has time to go into the region of negative values by switching the trigger 23 to the state O, which causes the appearance of zeros at the outputs of the elements 31 and 29, as a result keys 7 and 9 open. At this moment (moment i of fig.2 b), the value of the voltage across the capacitor 15 (device output) is judged on the ratio of the two voltages UJK HUgi. The value of the output voltage -Ifc-t where l-tff is the time for decreasing the voltage. however, not at the output of the integrator 34. Considering that. . ,) where 1,, 1, respectively, are the currents for the row and the discharge of the integrator 34, the result is ahl: lexj 1 91 I, 2 - CONSTANT EFFICIENCY Thus, the output voltage of the device is proportional to the ratio of the two voltages Ts, (and In the case when Ugj, Ugj when capacitor 15 is discharged, first a positive differential appears at the output of the null organ 2 and then the null organ 3. However, the time diagram of the output voltage of the element 35 does not change, the operation of the integrator 34 occurs equally, and the device provides the ability to measure the ratio of two no matter which one is greater, UBX, "li, and 8X2 V. The second device code serves to indicate which of the output voltages is greater. In the case of Ugic, the VL signal at this output is O, and when It appears that 1. Thus, the proposed device has wider functional possibilities, since it allows to measure the ratio of two voltages, regardless of which input is applied to the greater, and to what lower voltage. If O 1L

Claims (1)

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ДВУХ НАПРЯЖЕНИЙ, содержащее пять нуль-органов, к первым входам четырех из них и второму входу пятого подключены соответственно пять источников напряжения, другие входы нуль-органов объединены, являются первым выходом устройства и подключены к первой обкладке первого конденсатора, вторая обкладка которого заземлена, и через первый резистор - к первому выходу первого ключа, вход которого заземлен, причем упомянутый выход устройства подключен к выходу второго ключа, вход которого связан с источником опорного сигнала, второй источник опорного напряжения подключен через второй резистор к входу третьего ключа, выход которого через интегратор связан с первым входом шестого нуль-органа, а третий источник опорного напряжения через третий резистор подключен к входу четвертого ключа, выход которого связдн с входом интегратора, а второй вход шестого нуль-органа заземлен, шину Сброс, к которой подключены Rвходы первых шести триггеров, D входы которых соединены с шиной логической единицы, а к входам С которых подключены соответственно по одному источник импульсов Пуск, выходы второго, третьего, четверто го, пятого и первого нуль-органов, пять элементов И и два элемента ИЛИ, причем инверсный выход первого триггера соединен с первым входом первого элемента ИЛИ, к второму входу которого подключен’выход чет- _ вертого элемента И, к входам которого подключены соответственно прямой выход пятого и инверсный выход шестого триггеров, прямой выход первого триггера соединен с первым входом первого элемента И, к второму входу которого и второму входу третьего элемента И подключен инверсный выход пятого триггера, прямой выход второго триггера соединен с первым входом второго элемента И, второй вход которого связан с инверсным входом третьего триггера, прямой выход четвертого триггера соединен с первым входом третьего элемента И, первый и второй входы пятого элемента И соединены соответственно с прямыми выходами шестого и седьмого триггеров, а выход пятого элемента И связан с вторым входом второго элемента ИЛИ и управляющим входом четвертого ключа, выход первого элемента И соединен с первым входом второго элемента ИЛИ, а управляющие входы первого и второго ключей свя1147991 заны соответственно с выходами первого и второго элементов ИЛИ, причем R-вход седьмого триггера связан с выходом шестого нуль-органа, а $-вход соединен с шиной Сброс”, отличающееся тем, что, с целью расширения функциональных возможностей устройства, в него введены шестой элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и восьмой триггер, второй конденсатор, четвертый и пятый резисторы, причем выход шестого нульоргана через последовательно соединенные четвертый и пятый резисторы, общая точка которых через второй конденсатор заземлена, подключен* к входу интегратора, а входы шестого элемента И подключены соответственно к инверсному выходу третьего и прямому выходу четвертого триггеров, к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно выходы второго и третьего элементов И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управляющим входом третьего ключа, выход шестого элемента И подключен к входу С восьмого триггера, D-вход которого соединен с шинойL логической единицы,· R-вход - с шиной Сброс устройства, а выход триг· гера является вторым выходом устройства.DEVICE FOR MEASURING THE RELATIONSHIP OF TWO VOLTAGES, containing five zero-organs, five voltage sources are connected to the first inputs of four of them and the second input of the fifth, the other inputs of the zero-organs are combined, are the first output of the device and are connected to the first lining of the first capacitor, the second lining which is grounded, and through the first resistor to the first output of the first key, the input of which is grounded, and the said output of the device is connected to the output of the second key, the input of which is connected to the source of supports signal, the second reference voltage source is connected through the second resistor to the input of the third key, the output of which through the integrator is connected to the first input of the sixth zero-organ, and the third reference voltage source is connected through the third resistor to the input of the fourth key, the output of which is connected to the integrator input, and the second input of the sixth zero-organ is grounded, the Reset bus, to which the R inputs of the first six triggers are connected, the D inputs of which are connected to the logical unit bus, and the inputs of which are connected respectively to one Pulse book Start, outputs of the second, third, fourth, fifth and first zero-organs, five AND elements and two OR elements, the inverse output of the first trigger connected to the first input of the first OR element, the second input of which is connected to of the fifth AND element, to the inputs of which the direct output of the fifth and the inverse outputs of the sixth flip-flops are connected one of the fifth trigger, the direct output of the second trigger is connected to the first input of the second element And, the second input of which is connected to the inverse input of the third trigger, the direct output of the fourth trigger is connected to the first input of the third element And, the first and second inputs of the fifth element And are connected respectively to the direct outputs of the sixth and seventh triggers, and the output of the fifth AND element is connected to the second input of the second OR element and the control input of the fourth key, the output of the first AND element is connected to the first input of the second OR element, and the connecting inputs of the first and second keys are connected respectively with the outputs of the first and second OR elements, the R-input of the seventh trigger connected to the output of the sixth zero-organ, and the $-input connected to the Reset bus, characterized in that, in order to expand the functional capabilities of the device, the sixth element AND, the element EXCLUSIVE OR, and the eighth trigger, the second capacitor, the fourth and fifth resistors are introduced into it, and the output of the sixth nullorgan through the fourth and fifth resistors connected in series, the common point of which through The other capacitor is grounded, connected * to the integrator input, and the inputs of the sixth AND element are connected respectively to the inverse output of the third and direct outputs of the fourth triggers, the outputs of the second and third AND elements are connected respectively to the inputs of the EXCLUSIVE OR element, the output of the EXCLUSIVE OR element is connected to the control input of the third key, the output of the sixth element And is connected to the input C of the eighth trigger, the D-input of which is connected to the logical unit bus L, · R-input - to the device reset bus, and the trigger output is second m output device.