Изобретение относитс к импульсной технике и предназначено дл параллельного подсчета - дешифрации количества единиц в двоичном коде, число разр дов которого равно п.
По основному авт.св. № 892715 известен параллельный пирамидальный , счетчик-дешифратор.количества единиц в п-разр дном двоичном коде, содержащий в первом, втором, третьем,.,., ti-M русах соответственно 0,4,6,..., 2п двухвходовых элементов И, причем в каждом k-M русе первые входы нечетных и вторые входы четных элементов И подключены соответственно к нулевому и единичному входам этого руса, второй и первый входы соответственно нечетного и следующего за ним четного элементов И объединены и подключены к соответствующим выходам (K-l)-ro руса,выходы первого и К-го элементов И К-го руса соединены соответственно с его первым и k-м выходами , а выходы четного и следующего за ним нечетного элементов И подключены к входам соответствующего элемента ИЛИ, выход которого соединен с соответствующим выходом этого руса, при этом все выходы каждого руса соединены с выходной шиной lj Недостатками известного устройства вл ютс его неприспособленность дл подсчета - дешифрации количества единиц в отдельных группах разр дов одного двоичного кода или в нескольких п.-разр дных двоичных кодах а также невозможность непосредственной выдачи выходного сигнала в форме удобной дл обработки в ЭВМ, что обусловливает недостаточные функциональные возможности этого устройства Цель изобретени - расширение функциональных возможностей. Цель достигаетс тем, что в параллельный пирамидальный счетчик дешифратор количества единиц в п-разр дном двоичном коде в первом русе введены два элемента И, первые входы которых подключены соответственно к нулевому и единичному входам первого руса, вторые входы - к первой управЛ клцей шине, а выходы соединены с выходами первого руса, в каждый К-и рус дополнительно введены элемент ИЛИ и k элементов И, первые входы которьЬс подключены к второй управл ющей шине, а вторые входы - к соот . ветствугащ-м выходам (К-1)-го руса,
при этом выход первого из к элементов И соединен с входом соответствующего дополнительного элемента ИЛИ, другой вход которого соединен с третьей управл ющей шиной, а выходы дополнительного элемента ИЛИ и остальных из К элементов И подключены соответственно к объединенным второму и первому входам соответствующих нечетного и четного элементов И k-го руса , кроме того, в каждый рус введен шифратор, вход которого подключен к выходам этого руса, а выходы всех шифраторов подключены к дополнительной . выходной шине.
На чертеже приведена схема параллельного пирамидального счетчикадешифратора количества единиц в п-разр дном двоичном коде дл случа v 5. Счетчик-дешифратор состоит из русов 1-5, которые содержат соответственно 0,2-2, 2-3, 2-4, 2-5 двухвходовыхэлементов И 6 и двухвходовых элементов ШШ 7 ( количество элементов в каждом русе, начина со .второго , вдвое больше пор дкового номера руса ), причем первый и второй входы, соответственно нечетного и следующего за ним четного элементов И 6 какого-либо руса 2-5, кроме первого, подключены соответственно к единичному В и нулевому 9 входам этого руса, выходь: первого и последнего элементов И 6 в какомлибо русе 2-5 соединены с соответственно первым и последним выходами этого руса, а выходы четного и следующего за ним нечетного элементов и 6 подключены к входам соответствукщего элемента ИЛИ 7, выходкоторого соединен с соответствующим выходом этого руса. Все выходы каждого руса 1-5 подключены к выходной шине 10. Кроме того, первый рус 1 содержит два дополнительных элемента И 11, а каждай k-и рус содержит дополнитель «о К элементов И 11 и элемент ИЛИ 12. Первые входы элементов И 11 первого руса 1 подключены соответственно к нулевому и единичному входам 9 и 8 первого руса 1, вторые входы элементов И 11 соединены с первой управл ющей шиной 13, а выходы - с выходами первого руса 1. В каждом из остальных русов, 2-5 первые входы дополнительных элементов И 11 подключены к 31 второй управл ющей шине 1А, а вторые их входы - к соответствующим выходам предыдущего руса. Один вход дополни тельного элемента ИЛИ 12 подключен к третьей управл ющей шине 15, другой вход - к выходу первого и дополнительных элементов И 11 этого руса, а выходы элемента ИЛИ 12 и остальных дополнительных элементов И 11 соединены с объединенными входами соответствующих нечетного и следующего за ним четного элементов И 6 этого же руса. Кроме того, каждый рус 1-5 содержит шифратор 16, подключенный своими входами к выходам этого руса; выходы всех шифраторов соединены с дополнительной выходной шиной 17. Входы 8 и 9, выходнь1е шины 10 и 17, втора и треть управл ющие шины 14 и 15 содержат кажда по h про водов, каждый из которых подведен к одному из русов. Шифратор 16 слу- жит дл преобразовани сигналов с вы ходов русов в удобную дл ЭВМ форму Устройство работает следующим образом . Управл ющий сигнал с шины 13 поступает на элементы И 11 первого ру са 1. С входов 8 и 9 коды поступают на элементы И 11 первого руса и эле менты И 6 остальных русов 2-5.При наличии разрешающего сигнала на шине 14 и запрещающего сигнала на шине 15 всех русов результаты подсчета с 354 предыдущего руса поступают в последующий и на шину 10 непосредственно и через шифратор 16 - на дополнительную шину 17. На выходах каждого k-го руса будут результаты подсчетов предьщущих k разр дов. При наличии запрещающего сигнала с шины 14 на элементах И 11 К-го руса и разрешающего сигнала с шины 15 на элементах ИЛИ 12 k -го руса,- а в других русах на элементах И I1 - разрешающего и на элементах ИЛИ 12 - запрещающего , подсчет в (Ц-И русах осуществл етс как описано выше, с К-го руса подсчет начинаетс заново и К-и рус будет работать как первый, (К-И)-й - как второй и т.д. Так, мен управление на шинах 14 и 15,можно подключить по входам 8 и 9 входную информацию от разных источников. Использование дополнительных элементов И, ШШ и шифраторов позвол ет примен ть параллельный пирамидальный счетчик-дешифратор количества единиц в п-разр дном коде дл подсчета единиц в нескольких кодовых комбинаци х, содержа1цих меньшее чем п число разр дов и получать выходной сигнал в форме, удобной дл обработки в ЭВМ. Преимущества предлагаемого устройства позвол ют использовать его в качестве веро тностного коммутатора ри решении широкого класса задач обработки информации.