SU1113893A1 - Устройство автоподстройки фазы тактовых импульсов - Google Patents

Устройство автоподстройки фазы тактовых импульсов Download PDF

Info

Publication number
SU1113893A1
SU1113893A1 SU833597626A SU3597626A SU1113893A1 SU 1113893 A1 SU1113893 A1 SU 1113893A1 SU 833597626 A SU833597626 A SU 833597626A SU 3597626 A SU3597626 A SU 3597626A SU 1113893 A1 SU1113893 A1 SU 1113893A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
current value
division
Prior art date
Application number
SU833597626A
Other languages
English (en)
Inventor
Иван Иванович Родькин
Владимир Иванович Балябин
Игорь Александрович Ковальков
Николай Васильевич Сова
Original Assignee
Предприятие П/Я Р-6120
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6120 filed Critical Предприятие П/Я Р-6120
Priority to SU833597626A priority Critical patent/SU1113893A1/ru
Application granted granted Critical
Publication of SU1113893A1 publication Critical patent/SU1113893A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

1. УСТРОЙСТВО АВТОПОДСТРОЙКИ ФАЗЫ ТАКТОВЫХ №ШУЛЬСОВ, содержащее последовательно соединенные делитель частоты, фазовый дискриминатор и усредн ющий блок, а также задающий генератор и блок выделени  фронтов входного сигнала, выход которого подсоединен к второму входу фазовогЪ дискриминатора, причем вход блока выделени  фронтов входного сигнала и выход делител  частоты  вл ютс  соответственно входом и выходом устройства , отличающеес  тем, что, с целью уменьшени  времени автоподстройки фазы тактовых импульсов, в него введены последовательно соединенные формирователь интервалов вычислени  текущего значени  коэффициента делени  и вычитающий счетчик, а также блок ввода исходных значений коэффициента делени  и элемент ИЛИ, при этом выходы вычитающего счетчика подсоединены к соответствующим входам установки коэффициента делени  делител  частоты, выход которого подсоединен к входу блока внода исходньгх значений коэффициента делени  и к первому входу формировател  интервалов вычислени  текущего значени  коэффициента делени , второй и третий входы которого подключены соответственно к выходу Опережение усредн ющего блока и выходу элемента ИЛИ, а четвертый вход формировател  интервалов вычислени  текущего значени  коэффициента делени  подключен к выходу задающего генератора, дополнительный выход которого подсоединен к счетному входу делител  частоты, второй выход фазового дискриминатора подсоединен к второму входу усредн ющего блока, к выходам Отставание и Опережение которого подсоединены входы элемента ИЖ, дополнительный г вход блока ввода исходных значений коэффициента делени  подключен к выходу Опережение усредн ющего блока, а выходы блока ввода исходных значений коэффициента делени , подключены к соответствую1цим D-входам вычитающего счетчика. 2. Устройство по п. 1, о т л и чающеес  тем, что формирова00 00 тель интервалов вычислени  текущего значени  коэффициента делени  содержит последовательно соединенные со 00 RS-триггер, элемент И и элемент ИЛИ, второй вход которого подключен к R-входу RS-триггера, при этом R-вход RS-триггера и третий вход элемента ИЛИ  вл ютс  соответственно первьм и вторым входами формировател  интервалов вычислени  текущего значени  коэффициента делени , а S-вход RSтриггера и второй вход элемента И  вл ютс  соответственно третьим и четвертым входами формировател  интервалов вычислени  текущего значени  коэффициента делени .

Description

1 1 Изобретение относитс  к электросв зи и может использоватьс  дл  ав топодстройки фазы тактовых импульсов в устройствах преобразовани  сигналов . Известно устройство автоподстройки фазы тактового колебани , содержащее последовательно соединенные блок выделени  фронтов входного сигнала , блок исключени  импульсов, делитель частоты и фазовый дискримина тор, второй вход которого подключен ко входу блока исключени  импульсов а выход подсоединен к одному из вхо дов блока формировани  импульсов, другой вход которого через блок исключени  импульсов подключен к выхо ду задающего генератора, а выход фо мировател  импульсов подсоединен ко второму входу делител  частоты 1} . Недостатком известного устройств автоподстройки фазы тактовых импуль сов  вл етс  большое врем  автоподстройки фазы тактовых импульсов. Наиболее близким техническим решением к данному изобретению  вл етс  устройство автоподстройки фазы тактовых импульсов, содержащее после довательно соединенные блок выделени  фронтов входного сигнала, фазовый дискриминатор и усредн юпщй блок, а также задающий генератор и элемент ИЛИ, причем вход блока вьщелени  фронтов входного сигнала  вл етс  входом устройства, выход усредн ющего блока подсоединен к входу блЬка формировани  импульсов, выход которого через делитель частоты подсоединен к другому входу фазового дискриминатора, другой выход усредн ющего блока через блок исключени  импульсов подсоединён k другим входам делител  частоты, второй выход которого подсоединен ко второму входу усредн ющего блока, третий вход которого подключен к выходу блока вьделени  фронтов входного сигнала, а выход задающего генератора подсоединен к объединенным вторым входам блока исключени  импульсов и блока формировани  импульсов, при этом выход делител  частоты  вл етс  выхо-. дом устройства l2l. Недостатком известного устройства автоподстройки фазы тактовых импульсов  вл етс  большое врем  автоподстройки тактовых импульсов. 3J Цель изобретени  - уменьшение времени автоподстройки фазы тактовых импульсов . Дп  достижени  указанной цели в устройство автоподстройки фазы тактовых импульсов, содержащее последовательно соединенные делитель частоты, фазовый дискриминатор и усредн ющий блок, а также задающий генератор и блок выделени  фронтов входного сигнала , выход которого подсоединен к второму входу фазового дискриминатора, причем вход блока выделени  фронтов входного сигнала и выход делител  частоты  вл ютс  соответственно входом и выходом устройства, введены последовательно соединенные формирователь интервалов вычислени  текущего значени  коэффициента делени  и вычитающий счетчик, а также блок ввода исходных значений коэффициента делени  и элемент ИЛИ, при этом выходы вычитающего счетчика подсоединены к соответствующим входам установки коэффициента делени  делител  частоты, выход которого подсоединен к входу блока ввода исходных значений коэффициента делени  и к первому входу формировател  интервалов вычислени  текущего значени  коэффициента делени , второй и третий входы которого подключены соответственно к выходу Опережение усредн ющего блока и выходу элемента ИЛИ, а четвертый вход формировател  интервалов вычислени  текущего значени  коэффициента делени  подключен к выходу задающего генератора , дополнительный выход которого подсоединен к счетному входу делител  частоты, второй выход фазового дискриминатора подсоединен к второму входу усредн ющего блока, к выходам Отставание и Опережение которого подсоединены входы элемента ИЛИ, дополнительный вход блока ввода исходных значений коэффициента делени  подключен к выходу Опережение усредн ющего блока, а выходы блока ввода исходных значений коэффициента делени  подключены к соответствующим D-входам вычитающего счетчика, при этом формирователь интервалов вычисени  текущего значени  коэффициента елени  содержит последовательно соеиненные RS-триггер, элемент И и элемент ИЛИ, второй вход которого подключен к R-входу RS-триггера, при этом R-вход RS-триггера и третий вход элемента ИЛИ  вл ютс  соответственно первым и вторым входами формировател интервалов вычислени  текущего значе ни  коэффициента делени , а S-вход RS-триггера и второй вход элемента И  вл ютс  соответственно третьим и четвертым входами формировател  интервалов вычислени  текущего значени  коэффициента делени . На чертеже представлена структурна  электрическа  схема устройства автоподстройки фазы тактовых импульсов . Устройство автоподстройки фазы тактовых импульсов содержит задающий генератор 1, блок выделени  фронтов входного сигнала 2, фазовый дискрими натор 3, усредн ющий блок 4, элемент ИЛИ 5, вычитающий счетчик 6, блок 7 ввода исходных значений коэффициента делени , формирователь 8 интервалов вычислени  текущего значени  коэффициента делени , делитель частоты 9. Формирователь В интервалов вычислени  текущего значени  коэффициента делени  содержит элемент И 10, элемент ИЛИ 11 и RS-триггер 12. Устройство автоподстройки фазы тактовых импульсов работает следующи образом. Входной сигнал поступает на вход блока вьщелени  фронтов входного сиг нала 2, на выходе которого формируютс  узкие импульсы, соответствующие фронтам входного сигнала. В фазовом дискриминаторе 3 осуществл етс  сравнение фаз импульсов с выхода блока вьщелени  фронтов входного сиг нала 2 и тактовых импульсов, поступающих с выхода делител  частоты 9. При синфазности указанных импульс ных сигналов на выходе фазового дискриминатора 3, а, следовательно, и усредн ющего блока 4 сигналы не формируютс . Делитель частоты 9 рабо тает в режиме многократного счета с предустановкой коэффициента делени  значени  которого устанавливаютс  на его установочных входах, подключенных к соответствующим входам блока 7, в последний такт каждого цикла делени . С по влением импульса на выходе делител  частоты 9 производитс  ввод исходного значени  коэффициента делени  делител  частоты 9 с бло- 55 ка 7 в вычитающий счетчик 6. Ввод осушествл етс  путем подачи импульса с делител  частоты 9 на тактовый вход вычитающего счетчика 6 через первый ,вход формировател  8, элемент ИЛИ 11, а также - на вход блока 7. Сигнал с выхода делител  частоты 9, поступающий на первый вход формировател  8, устанавливает RS-триггер 12 по R-входу в нулевое состо ние, что обеспечивает запрет прохождени  импульсов с выхода задающего генератора 1 на четвертый вход формировател  8, т.е.на вход элемента И 10 и, следовательно, на тактовый вход вычитающего счетчика 6. Вычитакмций счетчик 6 на прот жении цикла делени  делител  частоты 9 сохран ет значение исходного коэффициента делени , введенное в него на предьщущем цикле. Поэтому делитель частоты 9 работает с исходным неизмен емым от цикла к циклу коэффициентом делени , что позвол ет поддерживать имеющую место синфазность. При нарушении синфазности и по влении импульса на выходе Отставание усредн ющего блока 4 RS-триггер 12 устанавливаетс  в единичное состо ние (из-за установки по S-входу импульсом. поданным с выхода Отставание усред„ ющего блока 4 через элемент ИЛИ 5). С этого момента формируетс  интервал вычислени  текущего значени  коэффициента делени  путем разрешени  прохождени  через элементы И 10 и ИЛИ 11 на тактовый вход вычитающего счетчика 6 импульсов с выхода задающего генератора 1. Вычисление значени  текущего коэффициента делени  происходит путем уменьшени  введенного в вычитающий счетчик 6 исходного (расчетного) значени  коэффициента делени  на число импульсов задающего генератора 1, укладывающихс  в инте.рвал рассогласовани . В конце текущего цикла установившеес  (текущее) значение коэффициента делени  записываетс  в делитель частоты 9 и сохран етс  в течение следующего цикла. В результате выходной импульс делител  частоты 9 формируетс  раньше, чем в режиме синфазности , за счет чего и происходит компенсаци  рассогласовани  с точностью до шага коррекции, определ емого периодом следовани  импульсов задающего генератора 1. Далее процессы в устройстве протекают, как и при описанном режиме синфазности.
При устойчивом рассогласовании в сторону Опережение по вл етс  импульс на выходе Опережение усредн ющего блока 4, под действием которого осуществл етс  ввод удвоенного значени  расчетного коэффициента делени  в вычитающий счетчик 6 путем подключени  выходов блока 7 к соответствук цим D-входам вычитающего счетчика 6. Импульс с выхода Опережение усредн ющего блока 4 через элемент ИЛИ 5 осуществл ет запуск формировател  8. Запуск осуществл етс  таким же образом, как и при действии импульса с выхода Отставание усредн ющего блока 4. В данном случае при вычислении текущего значени  коэффициента делени  происходит вычитание импульсов интервала рассогласовани  из удвоенного значени  расчетного коэффициента делени , и результирующее значение текущего
значени  коэффициента делени  получаетс  больше расчетного значени  коэффициента делени . Делитель частоты 9 следующий цикЛ работает с этим значением коэффициента делени , и в результате , его выходной импульс формируетс  позже, чем в режиме синфазности , за счет чего происходит компенсаци  рассогласовани  с точностью до шага коррекции, далее процессы в устройстве протекают, как и при описанном режиме синфазности.
Таким образом, .компенсаци  рассогласовани  вне зависимости от величины и знака рассогласовани  происходит , в пределах длительности элементарной посылки.
Предпоженное устройство автоподстройки фазы тактовых импульсов обеспечивает уменьшение времени автоподстройки фазы тактовых импульсов.

Claims (2)

1. УСТРОЙСТВО АВТОПОДСТРОЙКИ ФАЗЫ ТАКТОВЫХ ИМПУЛЬСОВ, содержащее последовательно соединенные делитель частоты, фазовый дискриминатор и усредняющий блок, а также задающий генератор и блок выделения фронтов входного сигнала, выход которого подсоединен к второму входу фазового дискриминатора, причем вход блока выделения фронтов входного сигнала и выход делителя частоты являются соответственно входом и выходом устройства, отличающееся тем, что, с целью уменьшения времени автоподстройки фазы тактовых импульсов, в него введены последовательно соединенные формирователь интервалов вычисления текущего значения коэффициента деления и вычитающий счетчик, а также блок ввода исходных значений коэффициента деления и элемент ИЛИ, при этом выходы вычитающего счетчика подсоединены к соответствующим входам установки коэффициента деления делителя частоты, выход которого подсоединен к входу блока ввода исходных значений коэффициента деления и к первому входу формирователя интервалов вычисления текущего значения коэффициента деления, второй и третий входы которого подключены соответственно к выходу Опережение усредняющего блока и выходу элемента ИЛИ, а четвертый вход формирователя интервалов вычисления текущего значения коэффициента деления подключен к выходу задающего генератора, дополнительный выход которого подсоединен к счетному входу делителя частоты, второй выход фазового дискриминатора подсоединен к второму входу усредняющего блока, к выходам Отставание и Опережение которого подсоединены входы элемента ИЛИ, дополнительный вход блока ввода исходных значений коэффициента деления подключен к выходу Опережение усредняющего блока, а выходы блока ввода исходных значений коэффициента деления, подключены к соответствующим D-входам вычитающего счетчика.
2. Устройство по π. 1, о т л и чающееся тем, что формирователь интервалов вычисления текущего значения коэффициента деления содержит последовательно соединенные RS-триггер, элемент И и элемент ИЛИ, второй вход которого подключен к R-входу RS-триггера, при этом R-вход RS-триггера и третий вход элемента ИЛИ являются соответственно первым и вторым входами формирователя интервалов вычисления текущего эначения коэффициента деления, а S-вход RSтриггера и второй вход элемента И являются соответственно третьим и четвертым входами формирователя интервалов вычисления текущего значения коэффициента деления.
ттт'Т^
1 1113893
SU833597626A 1983-05-27 1983-05-27 Устройство автоподстройки фазы тактовых импульсов SU1113893A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833597626A SU1113893A1 (ru) 1983-05-27 1983-05-27 Устройство автоподстройки фазы тактовых импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833597626A SU1113893A1 (ru) 1983-05-27 1983-05-27 Устройство автоподстройки фазы тактовых импульсов

Publications (1)

Publication Number Publication Date
SU1113893A1 true SU1113893A1 (ru) 1984-09-15

Family

ID=21065692

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833597626A SU1113893A1 (ru) 1983-05-27 1983-05-27 Устройство автоподстройки фазы тактовых импульсов

Country Status (1)

Country Link
SU (1) SU1113893A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 598260, кл. Н 04 L 7/02, 1978. 2. Авторское свидетельство СССР № 886287, кл. Н 04 L 7/02, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
US4204174A (en) Phase locked loop variable frequency generator
US4365201A (en) Frequency synthesizer
SU644410A3 (ru) Способ взаимной синхронизации тактовых генераторов станции сети телефонной св зи
SU1113893A1 (ru) Устройство автоподстройки фазы тактовых импульсов
US4502105A (en) Inverter firing control with pulse averaging error compensation
JPS62290228A (ja) 電気装置
GB2143350A (en) Producing control signals in timed relation to an a.c. waveform
JPS5535545A (en) Digital phase synchronous circuit
US3518374A (en) Apparatus for synchronizing master and slave television sync generators
SU595844A1 (ru) Устройство задержки электрических сигналов
SU993437A1 (ru) Умножитель частоты следовани импульсов
SU566335A1 (ru) Формирователь задержанных импульсов
SU1073895A2 (ru) Устройство тактовой синхронизации
SU135514A1 (ru) Способ автоматического сведени фазы выходных импульсов
SU809483A1 (ru) Фазовый компаратор
SU773513A1 (ru) Измеритель частоты заполнени радиоимпульсов
SU1450109A1 (ru) Устройство фазовой автоподстройки частоты
SU1166331A1 (ru) Устройство формировани синхронизирующих последовательностей
SU1282322A2 (ru) Цифровой синтезатор частот
SU771848A1 (ru) Многоканальное устройство дл управлени вентильным преобразователем
SU1506552A2 (ru) Синтезатор частот
SU1042200A1 (ru) Устройство дл синхронизации псевдослучайных сигналов
SU943904A2 (ru) Реле частоты
SU741478A2 (ru) Устройство дл синхронизации дискретной информации
SU1401547A1 (ru) Синхронизированный электропривод посто нного тока