SU1113791A1 - Device for swapping data between channel and peripherals - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ МЕВДУ КАНАЛОМ И ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ, содержащее шифратор , регистр текущего состо ни , первый коммутатор, триггер ошибки, дешифратор, группа выходов которого соединена с первой группой входов шифратора и  вл етс  группой информационных выходов устройства, втора  группа входов шифратора соединена с группой входов первого коммутатора и  вл етс  первой группой информационных входов устройства, треть  группа входов шифратора  вл етс  второй группой информационных входов устройства, нечетные выходы шифратора соединены с первой группой информационных входов регистра текущего состо ни , четные выходы шифратора соединены с второй группой информационных входов регистра текущего состо ни  соответственно , входы синхронизации и сброса регистра текущего состо ни  и триггера ошибки соединены с соответствующими входами второй группы информационных входов устройства, выходы регистра текущего состо ни  соединены с соответствующими входами дешифратора , выход триггера ошибки  вл етс  первым выходом индикации устройства, отличающеес  тем, что, с целью повьшзени  достоверности передаваемой информации, в него введены первый и второй элементы ИЛИ, элемент И, второй коммутатор , регистр предыдущего состо ни , выходы которого образуют второй выход индикации устройства, выходы регистра текущего состо ни  соединены соответственно с информационными входами регистра предьщущего состоО )  ни , выходы шифратора через первый элемент ИЛИ подключены к первому С входу элемента И, второй вход которого соединен с соответствующим входом второй группы информационных входов устройства, выход элемента И соединен с входом синхронизации регистра предьщущего состо ни , вход DO сброса регистра предыдущего состо ни  соединен с соответствующим входом второй группы информационных входов уст:о ройства, группа выходов дешифратора соединена с первой группой входов второго коммутатора, втора  группа входов второго коммутатора соединена с первой группой информационных входов устройства, выходы первого и второго коммутаторов через второй элемент ИЛИ соединены с установочным входом триггера ошибки.A DEVICE FOR THE EXCHANGE OF DATA BY MEVDU CHANNEL AND PERIPHERAL DEVICES, containing the encoder, the current status register, the first switch, the error trigger, the decoder, the group of outputs of which is connected to the first group of inputs of the encoder and is a group of information outputs of the device, the second group of inputs of the encoder is connected to the group of inputs inputs of the first switch and is the first group of information inputs of the device, the third group of inputs of the encoder is the second group of information inputs of the device, odd The encoder outputs are connected to the first group of information inputs of the current state register, the even numbers of the encoder are connected to the second group of information inputs of the current state register, respectively, the synchronization and reset inputs of the current state and the error trigger are connected to the corresponding inputs of the second group of information inputs of the device, and outputs the current state register is connected to the corresponding inputs of the decoder, the error trigger output is the first device display output, It is distinguished by the fact that, in order to increase the reliability of the transmitted information, the first and second OR elements, the AND element, the second switch, the previous state register, whose outputs form the second device indication output, the current state register outputs, are connected to the information inputs the register of the previous state, the encoder outputs through the first element OR are connected to the first C input of the AND element, the second input of which is connected to the corresponding input of the second group of information The device inputs, the output of the AND element are connected to the synchronization input of the previous state register, the DO input of the previous state register reset is connected to the corresponding input of the second group of information inputs of the device: device, the decoder group of outputs is connected to the first input group of the second switch, the second group of inputs the second switch is connected to the first group of information inputs of the device, the outputs of the first and second switches through the second element OR are connected to the installation input of the error trigger .

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах сопр жени  кана лов с периферийным устройствами. Известно устройство обмена данными , содержащее регистр управл ющих сигналов, регистр информации, входы выходы которых соединены с каналом и периферийными устройствами, узел контрол , соединенный с информационным регистром и регистром управл ющих сигналов Cl3 . Однако это устройство осуществл ет контроль передаваемой и принимаемой информации только по мод 2. Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту  вл етс  устройство обмена данными, содержащее шифратор, регистр текущего состо ни , первьй коммутатор, триггер ошибки, дешифратор , группа выходов которого соединена с первой группой входов шифрато ра и  вл етс  группой информационных выходов устройства, втора  группа входов шифратора соединена с входом первого коммутатора и  вл етс  первой группой информационных входов устройства, треть  группа входов шиф ратора  вл етс  второй группой инфор мационных входов устройства, нечетные выходы шифратора соединены с входами триггеров регистра текущего состо ни , четные выходы шифратора соединены с входами триггеров регистра текущего состо ни , входы синхронизации и сброса регистра текущего состо ни  и триггера ошибки соединены с шестым и седьмым входами второй группы информационных входов устройства, выходы регистра текущего состо ни  соединены с соответствзпощими входами дешифратора, выход первого коммутатора соединен с установочным входом триггера ошибки выход триггера ошибки  вл етс  выходом индикации устройства. Шифратор содержит восемь селекто .ров и четьфе элемента ИЛИ, причем выходы первого, третьего, п того и седьмого селекторов  вл ютс  соответ ствующими выходами пшфратора и соеди нены с первыми входами первого, второго , третьего и четвертого элементо ИЛИ, выходы второго, четвертого, шес того и восьмого селекторов соединены с вторыми входами первого, второго , третьего и четвертого элементов ИЛИ, выходы первого, второго, третьего и четвертого элементов ИЛИ  вл ютс  вторыми, четвертыми, шестыми и восьмыми выходами шифратора. Данное устройство обеспечивает контроль передаваемой и принимаемой информации по мод 2, а также контроль входных управл ющих сигналов, поступающих от периферийных устройств на недопустимое сочетание С2. Однако при нарушении последовательноети входных управл ющих сигналов регистр текущего состо ни  может оказатьс  в непредсказуемом состо нии , поэтому локализаци  неисправности затруднена; неизвестно в какой последовательности произошел сбой, так как регистр текущего состо ни  не всегда показывает достоверное состо ние, а предшествующее состо ние не фиксируетс . Цель изобретени  - повышение достоверности передаваемой информации. Поставленна  цель достигаетс  тем, что, в устройство дл  обмена данными между каналом и периферийными устройствами, содержащее шифратор, регистр текущего состо ни , первьй коммутатор, триггер ошибки, дешифратор , группа выходов которого соединена с первой группой входов шифратора и  вл етс  группой информационных выходов устройства, втора  группа входов шифратора соединена с группой входов первого коммутатора и  вл етс  первой группой информационных входов устройства, треть  группа входов шифратора  вл етс  второй группой информйционных устройства, нечетные выходы шифратора соединены с первой группой информационных входов регистра текущего состо ни , четные выходы шифратора соединены с второй группой информационных входов регистра текущего состо ни  соответственно, входы синхронизации и сброса регистра текущего состо ни  и триггера ошибки соединены с соответствующими входами второй группы информационных входов устройства, выходы регистра текущего состо ни  соединены с соответствующими входами дешифратора, выход триггера ошибки  вл етс  первым выходом индикации .устройства, введены первый и второй элементы ИЛИ, элемент И, второй коммутатор, регистр преды- . дущего состо ни , выходы которого образуют второй выход индикации устройства , ныходы регистра текущего состо ни  соединены соответственно с информационными входами регистра предьщущего состо ни , выходы шифратора через первый элемент ИЛИ подключены к первому входу элемента И, второй вход которого соединен с соответствующим входом второй группы информационных входов устройства, выход элемента И соединен с входом синхронизации регистра предьщущего состо ни , вход сброса регистра предьщущего состо ни  соединен с соответствующим входом второй группы информационных входов устройства, группа выходов дешифратора соединена с первой группой входов второго коммутатора , втора  группа входов второго коммутатора соединена с первой группой информационных входов устройства , выходы первого и второго коммутаторов через второй элемент ИЛ соединены с установочным входом триггера ошибки., 1The invention relates to computing and can be used in connecting channels with peripheral devices. A device for data exchange is known, which contains a register of control signals, a register of information, inputs of which are connected to a channel and peripheral devices, a control node connected to an information register and a register of control signals Cl3. However, this device monitors information transmitted and received only by mod 2. The closest to the proposed technical essence and the achieved effect is the data exchange device containing the encoder, the current state register, the first switch, the error trigger, the decoder, the output group of which is connected to the first group of inputs of the encoder and is a group of information outputs of the device; the second group of inputs of the encoder is connected to the input of the first switch and is the first group of info device's third inputs; the third group of encoder inputs is the second group of information inputs of the device; odd encoder outputs are connected to inputs of current state register triggers, even encoder outputs are connected to current status trigger inputs, sync and current status reset inputs and the error trigger are connected to the sixth and seventh inputs of the second group of information inputs of the device, the outputs of the current state register are connected to the corresponding inputs of the decrypt pa, the first switch output is connected to the trigger input of flip-flop mounting error output error is output indicating device. The encoder contains eight selectors and the cell of the OR element, with the outputs of the first, third, fifth and seventh selectors being the corresponding outputs of the selector and connected to the first inputs of the first, second, third and fourth elements OR, the outputs of the second, fourth, gear That and the eighth selectors are connected to the second inputs of the first, second, third and fourth elements OR, the outputs of the first, second, third and fourth elements OR are the second, fourth, sixth and eighth outputs of the encoder. This device provides control of the transmitted and received information on mod 2, as well as control of input control signals from peripheral devices to an unacceptable combination of C2. However, if the network of input control signals is violated in succession, the current state register may turn out to be in an unpredictable state, therefore localization of the malfunction is difficult; It is not known in which sequence the failure occurred, since the current state register does not always show a valid state, and the previous state is not fixed. The purpose of the invention is to increase the reliability of the transmitted information. The goal is achieved in that the device for data exchange between the channel and peripheral devices contains an encoder, a current state register, a first switch, an error trigger, a decoder, an output group of which is connected to the first group of inputs of the encoder and is a group of information outputs of the device , the second group of inputs of the encoder is connected to the group of inputs of the first switch and is the first group of information inputs of the device, the third group of inputs of the encoder is the second group of informats device, odd outputs of the encoder are connected to the first group of information inputs of the current state register, even outputs of the encoder are connected to the second group of information inputs of the current state register, respectively, synchronization and reset inputs of the current state and error trigger are connected to the corresponding inputs of the second group of information the device inputs, the outputs of the current state register are connected to the corresponding inputs of the decoder, the output of the error trigger is the first output Om. indication device. The first and second elements OR, the element And, the second switch, register pre-. of the next state, the outputs of which form the second output indication of the device, the register of the current state are connected respectively to the information inputs of the previous state register, the outputs of the encoder through the first OR element are connected to the first input of the AND element, the second input of which is connected to the corresponding input of the second group of information device inputs, the output element And is connected to the synchronization input of the register of the previous state, the reset input of the register of the previous state is connected to the corresponding the second group of information inputs of the device, the group of outputs of the decoder is connected to the first group of inputs of the second switch, the second group of inputs of the second switch is connected to the first group of information inputs of the device, the outputs of the first and second switches are connected via the second element IL to the installation input of the error trigger.

На фиг. .1 представлена схема сопр жени  канала с периферийными устройствами; ни фиг. 2 - функциональна  схема шифратора; на фиг. 3 - функциональна  схема первого коммутатора; ;на фиг. 4 - функциональна  схема второго коммутатора; на фиг. 5 - алгоритм работы устройства.FIG. .1 shows the interface of the channel with peripheral devices; neither FIG. 2 - encoder circuit is functional; in fig. 3 - functional scheme of the first switch; in fig. 4 - functional scheme of the second switch; in fig. 5 - the algorithm of the device.

Устройство содержит устройство 1 обмена данными, регистр 2 данных, вход-выход 3 которого соединен с каналом, а входвыход 4 соединен со всеми периферийными устройствами, подключенными к блоку сопр жени  с периферийными устройствами.The device contains a data exchange device 1, a data register 2, the input-output 3 of which is connected to the channel, and the input output 4 is connected to all peripheral devices connected to the interface unit with peripheral devices.

Перва  группа 5 информационных входов от периферийных устройств: вход 5-t РАБА (работа абонента), сигнал, указывающий, что данное периферийное устройство находитс  в св аи с каналом, вход 5-2 УТГРА (управление от абонента) - указывающий, что на информационный выход перифе- рийное устройство передает байт состо ни , вход 5-3 (инверси  5-2), вход 5-4 АДРА (адрес абонента) сигнал , указывающий, что на информационном входе находитс  адрес периферийного устройства, вход 5-5 (инверси  5-4), вход 5-6 ВБРА-(обрат на  выборка) - сигнал, указьшающий, что данное устройство отсутствует или находитс  в нерабочем состо FfHH , ВХОД 5-7 ТРБА (требопапие абонента ) - сигнал, по которому устанавливаетс  св зь канала с периферийньм устройством по инициативе периферийного устройства дл  передач 3 канал байта состо ни , вход 5-8, 5-9 ИНФА, ДАНА (информаци  абонента) сигналы, указывающие, что на даньк 4 находитс  байт данных передаваемых от периферийного устройства в канал при операции Чтение. При операции Запись данные сигналы указывают , что периферийное устройство может прин ть байт данных.The first group of 5 information inputs from peripheral devices: input 5-t RAB (subscriber operation), a signal indicating that the peripheral device is in communication with the channel, input 5-2 UTGRA (control from the subscriber) indicating that the information the output of the peripheral device transmits a status byte, input 5-3 (inversion 5-2), input 5-4 ADRA (subscriber's address) signal indicating that the information input is the address of the peripheral device, input 5-5 (inversion 5 -4), input 5-6 VBRA- (back to the sample) - a signal indicating that this device FfHH is absent or in idle state, 5-7 TRBA INPUT (subscriber demand) is the signal used to establish the channel connection with the peripheral device initiated by the peripheral device for transmissions 3 channel of the status byte, input 5-8, 5-9 INFA, DANA (subscriber information) signals indicating that Dank 4 contains a byte of data transmitted from a peripheral device to a channel during a Read operation. In the Write operation, these signals indicate that the peripheral device can receive a data byte.

Втора  группа 6 информационных входов от канала: вход 6-1 Бьщком (вьщать код команды) - сигнал, указьшающий , что от канала на информационный выход вьщаетс  в периферийное устройство код команды, вход 6-2 ЗКНОП (закончить операцию) сигнал , указывающий о необходимости отключени  периферийного устройства от канала, вход 6-3 ПРЕС (прин ть байт состо ни ) - сигнал, по которому с информационного входа данные (байт состо ни ) принимаютс  в канал вход 6-4 СВСВУ (св зь с ВУ) - сигнал по которому начинаетс  начальна  выборка периферийного устройства, вход 6-5 ОСТИ (останов) - сигнал, по которому начинает выполн тьс  последовательность , останова, т.е. завершение передачи данных по инициативе канала, вход 6-6 СИНХ (синхронизаци ) , вЬс од 6-7 СБРОС,, группа 7 информационных выходов устройства.The second group of 6 information inputs from the channel: input 6-1 Bashky (command code) - a signal indicating that a command code is sent from the channel to the information output, a command code input 6-2 (end of operation) signal indicating necessity disconnecting the peripheral device from the channel, input 6-3 of the PRES (receive status byte) —a signal that receives data (status byte) from the information input; input 6-4 of the Aerial sweep circuit (communication with the VU) —signal initial sampling of the peripheral device begins, input 6 -5 OST (stop) - a signal that starts the sequence to stop, i.e. completion of data transmission at the initiative of the channel, input 6-6 SYNC (synchronization), VS 6–7 RESET, group 7 information outputs of the device.

Устройство 1 обмена содержит шифратор 8, группу выходов 9 шифратора, регистр 10 текущего состо ни , дешифратор 11, триггер ошибки 12, пер ,вый коммутатор 13, первый выход 14 индикации, первый элемент ИЛИ 15, выход первого коммутатора 16, второй коммутатор 17, выход второго коммутатора 18, второй элемент ИЛИ 19, элмент И 20, регистр предьщущего состо ни  21, второй выход индикации 22The exchange device 1 comprises an encoder 8, a group of outputs 9 of the encoder, a current state register 10, a decoder 11, an error trigger 12, a per, out switch 13, the first output 14 of the display, the first element OR 15, the output of the first switch 16, the second switch 17, the output of the second switch 18, the second element OR 19, the element AND 20, the register of the previous state 21, the second display output 22

Шифратор 8 содержит селекторы 2330 , элементы ИЛИ 31-34.The encoder 8 contains selectors 2330, elements OR 31-34.

Последовательность выборки канагаом периферийного устройства производитс  следующим образом.The sequence of sampling by a kanag peripheral is as follows.

Последовательность начальной выборки предварительно из канала по шине 3 подаетс  на регистр данных 2, выходы 4 которого соединены с информационными шинами периферийных устройств , подключенных к блоку сопр |жени  с периферийными устройствами 1выдаетс  адрес устройства по сигналу СВСВУ, поступающему по шине 6-4 из канала. , В устройстве обмена данными на выходе селекторов 29 и 30 по вл етс  1, а на выходе селекторов 23-28 - О. Эти сигналы поступают по выходам 9.1 - 9.8 на входы регистра 10 текущего состо ни . На выходе триггеров регистра текущего состо ни  по вл етс  код 000 это соответствует первому состо нию регистра текущего состо ни  (на фиг. 5 это состо ние обозначено циф рой 1). В этом состо нии выдаетс  сигнал по выходу 7-2, который поступает в периферийные устройства Этот сигнал указывает периферийным устройствам о наличии на информационных входах периферийных устройств адреса выбранного устройства. В этом же состо нии вьдаютс  сигналы ВБРК и РВБК (выборка из канала и разрешение выборки от канала), по которым периферийное устройство сравнивает адрес, выданный каналом на информационные входы 4 периферийных устройств, с собственным адресом. Если не равны, то устройство отвечает сигналом ВБРА, который поступает на второй вход устрой ства по входу 5-6. По данному сигна по витс  1 на выходах селекторов 27 и 28. Состо ние регистра текущего состо ни  измен етс . На выходе регистра текущего состо ни  10 по вл етс  код 0011 (на фиг. 5 это состо ние обозначено цифрой 3). Если устройство опознало свой ад рес и находитс  в готовности, то он отвечает сигналом РАБА, поступающим на вход устройства по входу 5-1. По этому сигналу на выходе регистра текущего состо ни  по вл етс  код .0101 (состо ние 5). Канал сбрасьшает сигнал АДРК, а устройство присылает сигнал АДРА по шине 5-4. На выходе регистра текущего состо ни  по вл етс  код 01 ( состо ние 7). После вьщачи от канала кода команды на выходные щины данных 4 и сигнала УПРК по выходу 7-6 (состо ние 6) периферийное устройство выставл ет сигнал ЗШРА на вхрд 5 (состо ние 10) и байт состо ни  на информационных шинах 4. При получении нулевого байта состо ни , выдаваемому периферийным устройством по сигналу УПРА, канал и периферийное устройство переходит к обмену данными (состо ние 2). Регистр предьщущего состо ни  21 измен ет свое значение одновременно с переходом текущего состо ни  10 из одного состо ни  в другое. При любом изменении состо ни  регистра .текущего состо ни  на входе элемента ИЛИ 15 по вл етс  .единичный сигнал, которьй через элемент И 20 при наличии синхронизации на входе 6-6 поступает на вход регистра предьщущего состо ни  21. Изменение состо ни  регистра предьщущего состо ни  произойдет только в том случае, если присутствуют одновременно оба сигнала на входах И 20: синхронизаци  и имеетс  на выходе регистра текущего состо ни  хот  бы одна единица. После сброса, поступающего по входу 6-7, регистр текущего состо ни  10 и регистр предьщущего состо ни  21 наход тс  в нулевом состо нии, т.е. на выходах регистра 10 текущего состо ни  и регистра 21 предьщущего состо ни  устанавливаетс  код 0000. При переходе регистра текущего состо ни  в состо ние 1 (на выходе регистра - код 0001), регистр текущего состо ни  не измен ет своего значени , так как в данном случае по вл етс  только разрешающий сигнал на входах синхронизации, а сигналы на выходах триггеров регистра предьщущего состо ни  21 отсутствуют (на выходе регистра текущего состо ни  были 0000). При переходе же регистра текущего состо ни  10 в состо ние 5 (на выходе регистра текущего состо ни  измен етс  код с 0001 на 0101) регистр 21 предьщущего состо ни  принимает значение 0001, а при переходе регистра текущего состо ни  в состо ние 7 (код 0111), регистр предьщущего состо ни  принимает значение 0101, т.е. регистр 21 предьщущего состо ни  всегда указывает предшествующие состо ни  регистра 10 текущего состо ни . При возникновении сбо  в периферийных устройствах: одновременноеThe initial sampling sequence is preliminarily sent from the channel through bus 3 to data register 2, outputs 4 of which are connected to information buses of peripheral devices connected to the interface unit with peripheral devices 1, the device address is output from the SVSVU signal coming from bus 6-4. In the data exchange device, the output of the selectors 29 and 30 appears 1, and the output of the selectors 23-28 is O. These signals are fed through the outputs 9.1 to 9.8 to the inputs of the register 10 of the current state. At the output of the current state register triggers, code 000 appears. This corresponds to the first state of the current state register (in Fig. 5, this state is indicated by 1). In this state, a signal is output on output 7-2, which goes to the peripheral devices. This signal indicates to the peripheral devices that the address of the selected device is on the information inputs of the peripheral devices. In the same state, the IBRK and the RMBK signals (sampling from the channel and resolution of the sampling from the channel) are taken, by which the peripheral device compares the address given by the channel to the information inputs of 4 peripheral devices with its own address. If they are not equal, then the device responds with a VBRA signal, which is fed to the second input of the device at input 5-6. This signal is shown in 1 at the outputs of the selectors 27 and 28. The state of the current state register changes. At the output of the current state register 10, code 0011 appears (in Fig. 5, this state is denoted by 3). If the device has recognized its address and is ready, then it responds with a RAB signal arriving at the device input through input 5-1. On this signal, a .0101 code (state 5) appears at the output of the current state register. The channel resets the ADRK signal, and the device sends an ADRA signal via the bus 5-4. At the output of the current state register, code 01 appears (state 7). After the output from the command code channel for data output 4 and the UPRK signal at output 7-6 (state 6), the peripheral device sets the SISR signal to vhrd 5 (state 10) and the status byte on data buses 4. When a zero is received the status byte sent by the peripheral device on an UPRA signal, the channel and the peripheral device go to data exchange (state 2). The previous state register 21 changes its value simultaneously with the transition of the current state 10 from one state to another. When any change in the state of the register. The current state at the input of the element OR 15 appears. A single signal that, through the element 20, with synchronization at input 6-6, enters the input of the register of the previous state 21. The change of the state of the register of the previous state This will happen only if both signals at the inputs of And 20 are present simultaneously: synchronization and at the output of the current state register at least one unit. After a reset arriving at input 6-7, the current state register 10 and the previous state register 21 are in the zero state, i.e. At the outputs of the current state register 10 and the previous state register 21, the code 0000 is set. When the current state register goes to state 1 (the output of the register is code 0001), the current state register does not change its value, since in this In this case, only the enable signal appears at the synchronization inputs, and there are no signals at the outputs of the previous state register 21 triggers (the output of the current state register was 0000). When the current state register 10 transitions to state 5 (the code from 0001 to 0101 changes at the output of the current state register), the previous state register 21 assumes the value 0001, and when the current state register goes to state 7 (code 0111 ), the register of the previous state takes the value 0101, i.e. The previous state register 21 always indicates the previous states of the current state register 10. If a malfunction occurs in the peripheral devices: simultaneous

присутствие на входах 5 недопустимых .сочетаний управл ющих сигналов от периферийных устройств, которые фиксируютс  коммутатором 13, или возникновение неправильной последовательности управл ющих сигналов, фикcиpye в nc коммутатором 17, устанавливаетс  триггер ошибки 12 в едницу .the presence at the inputs 5 of unacceptable combinations of control signals from peripheral devices, which are fixed by the switch 13, or the occurrence of an incorrect sequence of control signals, fixed in nc by switch 17, is set to trigger an error 12 in unit.

В некоторые состо ни  регистр текущего состо ни  при работе с периферийными устройствами переходит несколько раз. Например, в состо ние 6 регистр текущего состо ни  попадает при начальной выборке периферийного устройства и при завершении передачи данных по сигналу Останов.In some states, the register of the current state when working with peripheral devices passes several times. For example, state 6 enters state 6 when the peripheral device is initially sampled and the data is transmitted at the Stop signal.

Положительный эффект данного изобретени  заключаетс  в том, что сбой возникает в данный момент, то поиск, неисправности облегчаетс , так как известно в какой последовательности произошел сбой (известно предьщущее состо ние), что приводит к ограничению области поиска неисправности . Из-за, гонок, которые могут The positive effect of the present invention is that a failure occurs at a given moment, then the search for faults is facilitated, since it is known in what sequence the failure occurred (the previous state is known), which leads to a limitation of the area of the fault search. Because of, races that can

по витьс  при переходе из одного состо ни  в другое регистра текущего состо ни  при по влении неисправностей в цеп х, определ ющих входные услови  перехода регистра текущего состо ни , регистр текущего состо ни  может оказатьс  в непредсказуемом состо нии. В этом случае также очень важно знать предыдущее состо ние дл  быстрой локализации |1еисправности.If during the transition from the one state to another the current state register when faults occur in the circuits defining the input conditions of the state register transition, the current state register may be in an unpredictable state. In this case, it is also very important to know the previous state for quick localization of faults.

Риг.гRiga.g

ФигЛFy

ЯТНYATN

Claims (1)

УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ МЕВДУ КАНАЛОМ И ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ, содержащее шифратор, регистр текущего состояния, первый коммутатор, триггер ошибки, дешифратор, группа выходов которого соединена с первой группой входов шифратора и является группой информационных выходов устройства, вторая группа входов шифратора соединена с группой_zвходов первого коммутатора и является первой группой информационных входов устройства, третья группа входов шифратора является второй группой информационных входов устройства, нечетные выходы шифратора соединены с первой группой информационных входов регистра текущего состояния, четные выходы шифратора соединены с второй группой информационных входов регистра текущего состояния соответственно, входы синхронизации и сброса регистра текущего состояния и триггера ошибки соединены с соответст- вующими входами второй группы информационных входов устройства, выходы регистра текущего состояния соединены с соответствующими входами дешифратора, выход триггера ошибки является первым выходом индикации устройства, отличающееся тем, что, с целью повышения достоверности передаваемой информации, в него введены первый и второй элементы ИЛИ, элемент И, второй коммутатор, регистр предыдущего состояния, выходы которого образуют второй выход индикации устройства, выходы регистра текущего состояния соединены соответственно с информационными входами регистра предьдущего состояния, выходы шифратора через первый элемент ИЛИ подключены к первому входу элемента И, второй вход которого соединен с соответствующим входом второй группы информационных входов устройства, выход элемента И соединен с входом синхронизации регистра предыдущего состояния, вход сброса регистра предыдущего состояния соединен с соответствующим входом второй группы информационных входов устройства, группа выходов дешифратора соединена с первой группой входов второго коммутатора, вторая группа входов второго коммутатора соединена с первой группой информационных входов устройства, выходы первого и второго коммутаторов через второй элемент ИЛИ соединены с установочным входом триггера ошибки.DEVICE FOR CHANNEL AND PERIPHERAL DEVICES DATA EXCHANGE, containing an encoder, a current state register, a first switch, an error trigger, a decoder, the output group of which is connected to the first group of encoder inputs and is a group of information outputs of the device, the second group of encoder inputs is connected to a group of _z inputs the first switch and is the first group of information inputs of the device, the third group of inputs of the encoder is the second group of information inputs of the device, odd outputs the encoder is connected to the first group of information inputs of the current state register, the even outputs of the encoder are connected to the second group of information inputs of the current state register, respectively, the synchronization and reset inputs of the current state register and the error trigger are connected to the corresponding inputs of the second group of information inputs of the device, the outputs of the current register states are connected to the corresponding inputs of the decoder, the output of the error trigger is the first output of the device indication, characterized we note that, in order to increase the reliability of the transmitted information, the first and second OR elements, the And element, the second switch, the register of the previous state, the outputs of which form the second output of the device indication, are inserted into it, the outputs of the current state register are connected respectively to the information inputs of the previous state register , the encoder outputs through the first OR element are connected to the first input of the AND element, the second input of which is connected to the corresponding input of the second group of information inputs of the device, d element And is connected to the synchronization input of the register of the previous state, the reset input of the register of the previous state is connected to the corresponding input of the second group of information inputs of the device, the group of outputs of the decoder is connected to the first group of inputs of the second switch, the second group of inputs of the second switch is connected to the first group of information inputs of the device, the outputs of the first and second switches through the second OR element are connected to the installation input of the error trigger.