SU1112405A1 - Memory unit access device - Google Patents
Memory unit access device Download PDFInfo
- Publication number
- SU1112405A1 SU1112405A1 SU823511301A SU3511301A SU1112405A1 SU 1112405 A1 SU1112405 A1 SU 1112405A1 SU 823511301 A SU823511301 A SU 823511301A SU 3511301 A SU3511301 A SU 3511301A SU 1112405 A1 SU1112405 A1 SU 1112405A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- terminals
- secondary windings
- windings
- transformer
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБРАЩЕНИЯ К БЛОКАМ ПАМЯТИ, содержащее регистр адреса, выходы которого подключены к входам дешифратора адреса, и переключатель , выполненный на трансформаторах, одни вторичные обмотки которых соединены по-; следовательно, первые выводы других вторичных обмоток подключены к шине нулевого потенциала, а вторые выводы вл ютс выходами устройства, отличающеес тем, что, с целью упрощени и повышени надежности устройства, в него введены ограничительный элемент и формирователи сигналов, входы которых соедннены с выходами дешифратора адреса, а выходы подключены к выводам первичных обмоток соответствующих трансформаторов, один из выводов ограничительного элемента подключен к первому выводу одной из вторичных обмоток hepBoro трансформатора, другой вывод ограничительного элемента соединен с вторым уводом одной из вторичных обмоток послеД него трансформатора.A DEVICE FOR APPEALING TO MEMORY BLOCKS, containing an address register, the outputs of which are connected to the inputs of the address decoder, and a switch made on transformers, only the secondary windings of which are connected; Consequently, the first terminals of the other secondary windings are connected to the zero potential bus, and the second terminals are the outputs of the device, characterized in that, in order to simplify and increase the reliability of the device, a restrictive element and signal conditioners, whose inputs are connected to the address decoder outputs, are introduced into it. , and the outputs are connected to the terminals of the primary windings of the respective transformers, one of the terminals of the restrictive element is connected to the first terminal of one of the secondary windings of the hepBoro transformer, the other output of the limiting element is connected to the second lead of one of the secondary windings after the transformer.
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств в качестве адресного блока.The invention relates to computing and can be used in the construction of storage devices as an address block.
Известно устройство дл обращени к блокам пам ти, предназначенное дл опроса посто нных и односторонних запоминающих устройств и содержащее регистр адреса , эыходь которого подключены к входам дещифратора адреса, соединенного с управл ющими входами транзисторных ключей, причем через их выходные элементы шины опроса числового блока подключены к щине нулевого потенциала Ij.A device for accessing memory blocks is known for interrogating permanent and one-way memory devices and containing an address register whose output is connected to the inputs of an address decryptor connected to the control inputs of transistor switches, and through their output elements of the interrogation bus of a number block connected to a potential zero Ij.
Однако это устройство содержит большое количество элементов и достаточно сложно , что приводит к увеличению габаритов и стоимости, а также к снижению надежности устройства.However, this device contains a large number of elements and is quite difficult, which leads to an increase in size and cost, as well as to a decrease in the reliability of the device.
Наиболее близким техническим рещением к изобретению вл етс устройство опроса посто нных и односторонних запоминающих устройств, содержащее регистр адреса, выходы которого подключены к входам дешифратора адреса, соединенного с управл ющими входами транзисторных ключей, фор мирователь сигнала опроса и трансформаторы , одни из обмоток которых соединены последовательно и подключены к выходу формировател сигнала опроса, вторые - к переходу коллектор-эмиттер соответствующе го транзисторного ключа, а третьи - к щиме нулевого потенциала и соответствующей выходной шине устройства 2.The closest technical solution to the invention is a polling device of permanent and one-sided memory devices containing an address register, the outputs of which are connected to the inputs of an address decoder connected to the control inputs of transistors, a polling signal generator and transformers, one of the windings of which are connected in series and connected to the output of the polling signal generator, the second to the collector-emitter junction of the corresponding transistor switch, and the third to the zero potential ala and the corresponding output bus device 2.
Основным недостатком известного устройства вл етс то, что из-за подключени обмоток трансформаторов к переходам коллектор-эмиттер транзисторов ключей они работают в пассивном режиме (не отдают мощность в нагрузку), что приводит к необходимости иметь формирователь опроса, а значит к увеличению габаритов и стоимости, а также снижению надежности устройства.The main disadvantage of the known device is that, due to the connection of transformer windings to collector-emitter junction of key transistors, they operate in a passive mode (do not give power to the load), which leads to the need to have a polling driver, and therefore increase in size and cost , as well as reducing the reliability of the device.
Мощность формировател опроса, а также быстродействие и надежность устройства завис т от количества выходов устройства, что сужает область его использовани .The polling power of the interrogator, as well as the speed and reliability of the device, depend on the number of outputs of the device, which limits its use.
Кроме того, известное устроигство имеет помехи той же пол рности, что и сигнал, на невыбранных выходах устройства, что также снижает быстродействие, надежность и устойчивость его работы.In addition, the known device has interference of the same polarity as the signal at the unselected outputs of the device, which also reduces the speed, reliability and stability of its operation.
Целью изобретени вл етс упрощение устройства и повышение его надежности, быстродействи и устойчивости работы, а также устранение зависимости указанных характеристик от количества выходов устройства .The aim of the invention is to simplify the device and increase its reliability, speed and stability, as well as eliminate the dependence of these characteristics on the number of outputs of the device.
Поставленна цель достигаетс тем, что в устройство дл обращени к блокам пам ти , содержащее регистр адреса, выходы которого подключены к входам дешифратораThe goal is achieved by the fact that the device for accessing the memory blocks containing the address register, the outputs of which are connected to the inputs of the decoder
адреса, и переключатель, выполненный на трансформаторах, одни и вторичных обмоток которых соединены последовательно, первые выводы других вторичных обмоток подключены к шине нулевого потенциала, а вторые выводы вл ютс выходами устройства, введены ограничительный элемент и формирователи сигналов, входы которых соединены с выходами дешифратора адреса, а выхоДы подключены к выводам первичных обмоток соответствующих трансформаторов, один из выводов ограничительного элемента подключен к первому выводу одной из вторичных обмоток первого трансформатора, другой вывод ограничительного элемента соединен с вторым выводом одной из вторичных обмоток последнего трансформатора.addresses, and a switch made on transformers, one and the secondary windings of which are connected in series, the first terminals of the other secondary windings are connected to the zero potential bus, and the second terminals are device outputs, a restriction element and signal conditioners are input, the inputs of which are connected to the address decoder outputs , and the outputs are connected to the terminals of the primary windings of the respective transformers, one of the terminals of the limiting element is connected to the first terminal of one of the secondary windings ervogo transformer, the other terminal of the limiting member is coupled to the second terminal of one of the secondary windings of the transformer latter.
На чертеже изображена структурна схема предложенного устройства.The drawing shows a block diagram of the proposed device.
Устройство дл обращени к блокам пам ти содержит регистр 1 адреса, дешифратор 2 адреса, формирователи сигналов (где к - число выходов устройства), переключатель 4, выполненный на трансформаторах 5f-5к, имеющих обмотки 6)-6х,The device for accessing the memory blocks contains the address register 1, the address decoder 2, the signal conditioners (where k is the number of device outputs), switch 4, made on transformers 5f-5k, having windings 6) -6x,
7t-7и и 8, -8к, а также ограничительный элемент, выполненный в виде переменного резистора 9. Устройство имеет выходы lOi - Юк.7t-7i and 8, -8k, as well as a restrictive element, made in the form of a variable resistor 9. The device has outputs lOi - Uc.
Устройство работает следующим обра3tkThe device works as follows
зом.zom.
В соответствии с кодом адреса, поступающим на регистр I и дешифратор 2, запускаютс все, кроме выбранного, формирователи 3.In accordance with the address code supplied to the register I and the decoder 2, all but the selected one are started, the drivers 3.
Предположим, что выбран формирователь 3j, он не работает, а формирователи 3f, 85, работают. При этом по обмоткам 8f, 8j, течет ток, который вызывает по вление импульсов электродвижущей силы на обмотках 6i, 63, к и 7-, 7,Suppose that shaper 3j is selected, it does not work, and shapers 3f, 85 work. At the same time, a current flows through the windings 8f, 8j, which causes the appearance of electromotive force pulses on the windings 6i, 63, k and 7, 7,
7/, - 7к, так как обмотки 6 совместно с резистором 9 образуют замкнутую цепь, то по ней течет ток, который создает падение напр жени на обмотке 6 трансформатора 5 выбранного формировател 3 . В результате по обмотке 7 этого выбранного трансформатора 5 течет ток, который в случае равенства сопротивлений нагрузки в обмотках 7 в (к-1) раз больше, чем ток в обмотке 7 остальных трансформаторов, и имеет противоположное направление.7 /, - 7k, since the windings 6 together with the resistor 9 form a closed circuit, a current flows through it, which creates a voltage drop on the winding 6 of the transformer 5 of the selected driver 3. As a result, a current flows through the winding 7 of this selected transformer 5, which, if the load resistances are equal in the windings 7, is (k-1) times more than the current in the winding 7 of the other transformers, and has the opposite direction.
Характеристики предлагаемого устройства не ухудшаютс при увеличении количества выходов 10, так как мощность формирователей 3 определ етс только величиной нагрузки в обмотке 7.The characteristics of the proposed device do not deteriorate with an increase in the number of outputs 10, since the power of the formers 3 is determined only by the magnitude of the load in the winding 7.
В предложенном устройстве помеха имеет направление, противопатожное сигналу, что позвол ет увеличить быстродействие и повысить надежность устройства.In the proposed device, the interference has a direction, a defensive signal, which allows to increase the speed and increase the reliability of the device.
311124054311124054
Кроме того, с увеличением количества вььвател мн (т. е. может быть уменьшена ихIn addition, with an increase in the number of twofolds of mn (i.e., their
ходов устройства (при том же сопротивле-мощность), что также увеличивает быстронии нагрузки) уменьшаетс мощность, от-действие, повышает надежность устройстваmoves of the device (with the same resistance-power), which also increases the speed of the load) decreases power, from-action, increases the reliability of the device
даваема в нагрузку работающими формирои, кроме того, упрощает его.given to the load working form, in addition, simplifies it.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823511301A SU1112405A1 (en) | 1982-11-12 | 1982-11-12 | Memory unit access device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823511301A SU1112405A1 (en) | 1982-11-12 | 1982-11-12 | Memory unit access device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1112405A1 true SU1112405A1 (en) | 1984-09-07 |
Family
ID=21035628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823511301A SU1112405A1 (en) | 1982-11-12 | 1982-11-12 | Memory unit access device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1112405A1 (en) |
-
1982
- 1982-11-12 SU SU823511301A patent/SU1112405A1/en active
Non-Patent Citations (1)
Title |
---|
I. Крайзмер Л. П. Быстродействующие ферромагнитные запоминающие устройства, М.-Л., «Энерги , 1964, с. 19. 2. Авторское свидетельство СССР ЛГ 446104, кл. G И С 7/00, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1112405A1 (en) | Memory unit access device | |
SU755035A1 (en) | Decoder for sampling data from read-only memory units | |
SU446104A1 (en) | Permanent and one-way memory polling device | |
KR880014726A (en) | PWM control inverter controller | |
SU949718A1 (en) | Storage | |
SU576610A1 (en) | Permanent trasformer-type memory | |
SU502396A1 (en) | Transformer Permanent Storage | |
SU1057962A1 (en) | Device for dividing voltage | |
SU587625A1 (en) | Decoder | |
JPS62132420A (en) | Delay circuit | |
SU439922A1 (en) | Logic circuit | |
SU418899A1 (en) | ||
SU1309081A2 (en) | Device for providing access to memory blocks | |
SU1577066A1 (en) | Reversible pulse distributor for controlling step motor | |
SU1706032A1 (en) | Magnet-and-transistor key | |
SU427482A1 (en) | PULSE ACCOUNT COUNTER | |
SU419850A1 (en) | DEVICE FOR CONTROLLING A STEP ENGINE | |
SU456356A1 (en) | Thyristor Trigger | |
SU385396A1 (en) | SWITCH | |
SU817986A1 (en) | Redundancy blocking-oscillator | |
SU504225A1 (en) | Device for converting pulse signals | |
SU560258A1 (en) | Memory device | |
SU112992A1 (en) | Binary relay scaler | |
SU1067491A1 (en) | Information input device | |
SU429530A1 (en) | DECODER |