SU385396A1 - SWITCH - Google Patents

Description

1one

Изобретение относитс  к автоматике и вычислительной технике, в частности к области управлени  запоминающими устройствами.The invention relates to automation and computing, in particular to the field of storage management.

Известен коммутатор, содержащий два р да сердечников с тактовыми обмотками, обмотками записи, основными и дополнительными распределительными обмотками, два формировател  тока такта, формирователь адресного тока считывани  и записи.A switch is known, which contains two rows of cores with clock windings, write windings, main and additional distribution windings, two tact current formers, a read and write address current driver.

Цель изобретени  - повышение надежности устройства. Достигаетс  она тем, что в предлагаемый коммутатор введены конденсатор , резистор и импульсный трансформатор с двум  первичными и двум  вторичными обмотками , первичные обмотки которого подключены к выходам формирователей тока и к тактовым обмоткам сердечников коммутатора соответственно первого и второго тактов, вторичные обмотки объединены и подключены к выходу формировател  адресного тока и к общим точкам дополнительных распределительных обмоток соответственно первого и второго тактов; параллельно одной из первичных обмоток импульсного трансформатора подключены последовательно соединенные конденсатор и резистор; дополнительные распределительные обмотки через диоды и адресные шины накопител  подключены к формирователю адресного тока, а основные распределительные обмотки, через диоды подведены к источнику питани .The purpose of the invention is to increase the reliability of the device. It is achieved by introducing a capacitor, a resistor and a pulse transformer with two primary and two secondary windings into the switchboard, the primary windings of which are connected to the outputs of the current drivers and the clock windings of the switch cores of the first and second cycles, respectively, the secondary windings are combined and connected to the output shaper address current and to the common points of the additional distribution windings, respectively, of the first and second cycles; parallel to one of the primary windings of the pulse transformer are connected in series a capacitor and a resistor; The additional distribution windings through the diodes and the address buses of the storage device are connected to the address current driver, and the main distribution windings, through the diodes, are connected to the power source.

На чертеже представлена прицнипиальна  схема устройства.The drawing shows a prisnipialnaya scheme of the device.

Коммутатор содержит формирователь тока первого такта / со входом 2, формировательThe switch contains the current driver of the first cycle / with input 2, the driver

тока второго такта 3 со входом 4, формирователь адресного тока считывани  и записи 5 со входом 6, импульсный трансформатор 7, сердечники 8-13 с пр моугольной петлей гистерезиса первого и второго тактов, тактовыеsecond cycle current 3 with input 4, shaper address reading current and write current 5 with input 6, pulse transformer 7, cores 8-13 with a rectangular hysteresis loop of the first and second cycles, clock

обмотки 14, обмотки записи 15, основные распределительные обмотки 16, дополнительные распределительные обмотки /7, первичные обмотки 18, 19 и вторичные обмотки 20, 21 импульсного трасформатора 7, разв зывающиеwindings 14, recording windings 15, main distribution windings 16, additional distribution windings / 7, primary windings 18, 19 and secondary windings 20, 21 of a pulse transformer 7, uniting

диоды тактовых и адресных цепей считывани  и записи соответственно, накопитель 25, конденсатор 26 и регистр 27.the diodes of the clock and address circuits of the read and write, respectively, the drive 25, the capacitor 26 and the register 27.

Перед началом работы по общей обмотке первоначальной установки сердечников коммутатора (на чертеже не показана) пропускаетс  импульс тока, устанавливающий, например , сердечник 9 в состо ние «единица, а остальные сердечники 8, 10-13 в состо ние «нуль. Условимс , что ток, вход щий в начало обмотки, отмеченной на чертеже точкой, устанавливает сердечник в состо ние «нуль. Когда на вход 2 поступает сигнал управлени , срабатывает формирователь 1, импульс тока которого проходит по первичной обмотке 18 импульсного трансформатора 7, тактовой обмотке 14 сердечников 8, 10, 12, перемагничива  сердечники 8, 12 в состо ние «нуль, по обмотке 15 сердечника 10, неремагничива  его в состо ние «единица, обмотке 16 сердечника 9 и диоду 22 к источнику питани  Прохоладение тока по этой цепи объ сн етс  малым сопротивлением обмотки 16 сердечника 9 и большим сопротивлением обмоток 16 сердечников 11, 13, которые перемагничива сь в состо ние «единица, ограничивают протекающие токи до незначительных токов помех. Напр жение на первичной обмотке 18 импульсного трансформатора 7 нарастает по экспоненте, котора  определ етс  емкостью конденсатора 26 и сопротивлением резистора 27. Уменьшение падени  напр жени  на первичной обмотке импульсного трансформатора 7 в начале формировани  тока первого такта позвол ет сохранить больщое напр жение на сердечниках коммутатора первого такта, чтобы обеспечить высокую скорость-переключени  этих сердечников в соответствующие состо ни . На вторичных обмотках 20, 21 импульсного трансформатора 7 от действи  тока первого такта наводитс  э. д. с. с плюсовой пол рностью в начале обмоток, котора , нараста  по экспоненте, достигает максимума до подачи сигнала управлени  на вход 6 формироватеПосле перемагничивани  сердечников 3, 12 в состо ние «нуль, а сердечника 10 - в состо ние «единица, когда напр жени  i;a обмотках 20, 21 достигнут максимума, на вход 6 формировател  5 подаетс  открываю } ; его импульс управлени . Напр жение, ваведенное на вторичной обмотке 20 импульсного трансформатора 7, в обратном направлении разв зывающие диоды 24. поэтому ток в адресных цеп х записи накопител  отсутствует. Напр жение, наведенное на обмотке 21 импульсного трансформатора 7, формирует адресный ток считывани , который проходит по цепи: начало обмотки 21, обмотка 17 сердечника 9, диод 23, адресна  шина накопител  25, переход эмиттер-коллектор транзистора формировател  5, ограничительное сопротивление формировател  5, коиец обмотки 21 импульсного трансформатора 7. По распределительным обмоткам 17 сердечников 11, 13 во врем  формировани  адресного тока протекают незначительные токи помех, которые перемагничивают эти сердечники в состо ние «единица. В описанной выще цепи быстро нарастает передний фронт адресного тока считывани , так как в результате глубокого насыщеии  сердечника 9 по пологой части петли гистерезиса током первого такта индуктивность обмотки 17 значительно снижена. Установкой сердечника 10 в состо ние «единица коммутатор подготовлен к выборке адресной шины записи накопител  25. Затем срабатывает формирователь тока второго такта 3. После перемагничивани  сердечников 9, 13 второго такта в исходное состо ние «нуль, а сердечника 11 - в состо ние «единица, когда напр жени  иа обмотках 20, 21 достигают максимума, подаетс  сигнал управлени  на вход 6 формировател  5. Напр жение на вторичной обмотке 21 импульсного трансформаора 7 закрывает все разв зывающие диоды 23 адресных цепей считывани , а напр жение на обмотке 19 формирует адресный ток записи . Из-за большого сопротивлени  обмоток 17 сердечников 8, 12 по ним протекают незначительные токи помех. Установкой сердечника 11 в состо ние «единица коммутатор подготавливаетс  к выборке следующего адреса накопител , котора  происходит аналогичным образом. Таким образом, описанный коммутатор надежнее известных благодар  меньщему количеству полупроводниковых приборов и повышенной конструктивной надежности формировател  адресного тока, напр жение на переходе коллектор-эмиттер которого снижено благодар  только импульсному питанию, Предмет изобретени  Коммутатор, содержащий два р да сердечников с тактовыми обмотками, обмотками записи , основными и дополнительными распределительными обмотками, два формировател  тока такта, формирователь адресного тока считывани  и записи, отличающийс  тем, что, с целью повышени  надежности, в схему введены конденсатор, резистор и импульсный трансформатор с двум  первичными и двум  вторичными обмотками, первичные обмотки которого оодключены к выходам формирователей тока и к тактовым обмоткам сердечников коммутатора соответственно первого и второго тактов, вторичные обмотки объединены и подключены к выходу формировател  адресного тока и к общим точкам дополнительных распределительных обмоток соответственно первого и второго тактов, параллельно одной из первичных обмоток импульсного трансформатора подключены последовательно соединенные конденсатор и резистор, дополнительные распределительные обмотки через диоды и адресные шины накопител  подключены к формирователю адресного тока, а основные распределительные обмотки через диоды подведены к источнику питани .Before starting work on the common winding of the initial installation of the switch cores (not shown), a current pulse is passed, setting, for example, the core 9 to the state of "one, and the remaining cores 8, 10-13 to the state of zero. It is assumed that the current entering the beginning of the winding marked with a dot in the drawing sets the core to the state "zero." When a control signal arrives at input 2, the driver 1 is activated, the current pulse of which passes through the primary winding 18 of the pulse transformer 7, the clock winding 14 of the cores 8, 10, 12, remagnetization of the cores 8, 12 to the state "zero", the winding 15 of the core 10 its non-magnetic state is "unit", the winding 16 of the core 9 and the diode 22 to the power supply. The current flowing through this circuit is explained by the low resistance of the winding 16 of the core 9 and the high resistance of the windings 16 of the cores 11, 13, which are reversal to the state “Unit, limit the flowing currents to insignificant interference currents. The voltage on the primary winding 18 of the pulse transformer 7 increases exponentially, which is determined by the capacitance of the capacitor 26 and the resistance of the resistor 27. Reducing the voltage drop on the primary winding of the pulse transformer 7 at the beginning of the formation of the current of the first cycle allows you to maintain a large voltage on the cores of the first switch tact to ensure high speed switching of these cores to the appropriate states. On the secondary windings 20, 21 of the pulse transformer 7, e is induced by the action of the first-cycle current. d. with positive polarity at the beginning of the windings, which, exponentially, reaches a maximum before the control signal is sent to input 6 of the formath After reversal of the cores 3, 12 to the state "zero, and the core 10 - to the state" unit, when voltage i; a, the windings 20, 21 reach a maximum, at the input 6 of the imaging unit 5 is opened open}; his control impulse. The voltage applied to the secondary winding 20 of the pulse transformer 7, in the opposite direction, is the decoupling diodes 24. Therefore, there is no current in the drive's address writing circuit. The voltage induced on the winding 21 of the pulse transformer 7 generates an address reading current that passes through the circuit: the beginning of the winding 21, the winding 17 of the core 9, the diode 23, the address bus of the storage device 25, the emitter-collector junction of the transistor transducer 5, the forcing limiter 5 coil windings 21 of a pulse transformer 7. Distribution currents 17 cores 11, 13 during the formation of the address current flow insignificant interference currents that remagnetize these cores in the state of "one. In the circuit described above, the leading edge of the readout current rapidly increases, since, as a result of the deep saturation of the core 9 along the flat part of the hysteresis loop by the current of the first cycle, the inductance of the winding 17 is significantly reduced. By setting the core 10 to the state "one switch is prepared to fetch the address write bus of accumulator 25. Then the second tact current driver 3. After reversal of the second clock cores 9 and 13, the zero state to the initial state, and the core 11 to the state one. When the voltage on the windings 20, 21 reaches a maximum, a control signal is applied to input 6 of the driver 5. The voltage on the secondary winding 21 of the pulse transformer 7 closes all of the isolating diodes of the 23 readout address circuits, and ke 19 generates address write current. Due to the high resistance of the windings of the 17 cores 8, 12, minor interference currents flow through them. By setting the core 11 to the state of "one", the switch is prepared for sampling the next drive address, which is similar. Thus, the described switch is more reliable than the known ones due to the smaller number of semiconductor devices and the increased structural reliability of the address current driver, the junction voltage of the collector-emitter of which is reduced due to only pulsed power. The invention contains a switch containing two rows of cores with clock windings, recording windings, main and additional distribution windings, two tact current formers, a read and write address current driver that distinguishes In order to increase reliability, a capacitor, a resistor and a pulse transformer with two primary and two secondary windings are introduced into the circuit, the primary windings of which are connected to the current driver outputs and to the clock windings of the switch cores of the first and second cycles, respectively, the secondary windings are combined and connected to the output of the address current driver and to the common points of the additional distribution windings of the first and second cycles, respectively, parallel to one of the primary windings of the imp A pulse transformer is connected in series with a capacitor and a resistor, the additional distribution windings through the diodes and the drive address buses are connected to the address current driver, and the main distribution windings are connected to the power source through the diodes.