SU1107109A2 - Device for checking interpolator - Google Patents
Device for checking interpolator Download PDFInfo
- Publication number
- SU1107109A2 SU1107109A2 SU833579486A SU3579486A SU1107109A2 SU 1107109 A2 SU1107109 A2 SU 1107109A2 SU 833579486 A SU833579486 A SU 833579486A SU 3579486 A SU3579486 A SU 3579486A SU 1107109 A2 SU1107109 A2 SU 1107109A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switch
- interpolator
- output
- input
- divider
- Prior art date
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕРПОЛЯТОРА по авт.св. 802933 отличаю щ.еес тем, что, с целью расширени диапазона измерени погрешностей в устройство введены второй и третий-делители частоты с коэффициентом делени , не кратным коэффициенту делени интерпол тора, и . два переключател с механически св занными подвижными контактами, причем подвижный контакт первого переключател подключен к выходу генератора импульсов, первый неподвижный контакт первого переключател - к входу второго делител , выход котоjporo подключен к первому входу триггера и второму неподвижному контакту первого переключател , подвижный контакт второго переключател подключен к выходу интерпол тора, первый неподвижный контакт второго переключател подключен к входу третьего делител , второй неподвижный контакт второго переключател подключен к другому входу триггера и к выходу третьего делител .DEVICE FOR CONTROL OF INTERPOLATOR auth.St. 802933 I differ by the fact that, in order to extend the measurement range of errors, second and third frequency dividers are introduced into the device with a division factor that is not a multiple of the interpolator division factor, and. two switches with mechanically connected moving contacts, with the moving contact of the first switch connected to the output of the pulse generator, the first fixed contact of the first switch to the input of the second divider, the output of which is connected to the first trigger input and the second fixed contact of the first switch, the moving contact of the second switch connected to the interpolator's output, the first fixed contact of the second switch is connected to the input of the third divider, the second fixed contact of the second a switch connected to the other input of the flip-flop and to the output of the third divider.
Description
VIVI
ОABOUT
:о:about
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл автоматической .проверки точности работы интерпол торов , предназначенных дл интерпол ции сигналов измерительных преобразователей перемещений. По основному авт. св. № 802933, известно устройство дл контрол интерпол тора , содержащее блок регистр ции, генератор импульсов, выход кото рого соединен с .входом делител частоты и с первым входом триггера подключенного другим входом к выходу интерпол тора, и интегратор, частотные фильтры, фаэорасщепитель, вход которого подключен к выходу делител частоты, выходы - через частотные фильтры к входам интерпол тора, вход интегратора соединен с выходом триг,гера , а выход - с входом блока регистрации СП. Недостатком известного устройства вл етс небольшой диапазон измерени погрешностей, не превышающий величины дискреты (шага) интерпол тора. Бе ли погрешность интерпол тора больше величины дискреты, то устройство выдает ложную информацию, что затрудн ет контроль интерпол торов с увеличенной погрешностью. : Целью изобретени вл етс расширение диапазона измерени погрешностей . Поставленна цель достигаетс тем что в устройство Дополнительно введе ны второй и третий делители частоты с коэффициентом делени , не кратным коэффициенту делени интерпол тора, и два переключател с механически св занными пйдвижньп ш контактами, причем подвижный контакт первого переключател подключен к выхоДу генератора импульсов, первый неподвижный контакт первого переключател - к входу второго делител , выход которого подключен к первому входу триггера и второму неподвижному контакту первого переключател , подвижный , контакт второго переключател подключен к выходу интерпол тора, первый неподвижный контакт второго .переключател подключен к входу тре тьего делител , второй неподвижный контакт второго переключател подключен к другому входу триггера и к выходу третьего делител . На чертеже представлена функциональна схема устройства дл контрол интерпол тора. Устройство содержит генератор 1 импульсов, делитель 2 частоты, фазорасщепитель 3, частотные фильтры 4 и 5, триггер 6, интегратор 7, блок 8 регистрации, интерпол тор 9, второй и третий делители 10 и lOg частоты. первый и второй переключатели 11 и 12. Устройство работает следующим образом - « Генератор формирует последовательность импульсов с частотой „. Эта частота делитс на п в делителе 2. Далее сигнал поступает на фазорасщедитель 3, на выходах которого образуютс две последовательности импульсов , сдвинутых на 90. фильтры 4 и 5 вьщел ют первую гармонику, т.е. на их выходах образуютс соответственно синусоидальньй и косинусоидальный гармонические сигналы, подаваемые на контролируемый интерпол тор 9. На его выходе образуетс последовательность импульсов период повторени которых в некоторое число раз (равное коэффициенту интерпол ции) меньше периода входного сигнала, т.е. интерпол тор осуществл ет умножение частоты. Коэффициент интерпол ции контролируемого интерпол тора должен соответствовать коэффициенту, делени делител 2, т.е. должен быть.равен п. При этом выходной сигнал интерпол тора имеет ту же частоту fa, что и генератор 1, но при наличии погрешности фаза импульсов с интерпол тора получает дополнительные изменени по отношению к фазе импульсов генератора . Эти сигналы через переключатели 11 -и 12 подвод тс к входам триггера 6. При отсутствии погрешности и Неизменной относительной фазе сигналов на его выходе по вл ютс импульсы одинаковой длительности, а при наличии погрешности эти импульсы станов тс широтно-модулированными . При. интегрировании последовательности импульсов с широтной модул цией на выходе интегратора 7 образуетс крива погрешности, фиксируема блоком 8. Если погрешность контролируемого интерпол тора превышает величину одной дискреты, то погрешность начинает фиксироватьс неверно. ПоS1107109The invention relates to automation and computing and can be used to automatically check the accuracy of the interpolators that are designed to interpolate signals from displacement transducers. According to the main author. St. No. 802933, a device for controlling an interpolator is known, containing a register unit, a pulse generator, the output of which is connected to the input of a frequency divider and the first trigger input connected to another input to the output of the interpolator, and an integrator, frequency filters, a splitter whose input connected to the output of the frequency divider, outputs through frequency filters to the interpolator inputs, the integrator input is connected to the trigger output, hera, and the output is connected to the input of the SP recording unit. A disadvantage of the known device is the small measurement range of errors, not exceeding the discrete value (step) of the interpolator. If the interpolator error is larger than the discrete value, then the device provides false information, which makes it difficult to control interpolators with increased error. : The aim of the invention is to expand the range of measurement errors. The goal is achieved by the fact that the device additionally introduces the second and third frequency dividers with a division factor not multiple to the interpolator divider ratio, and two switches with mechanically coupled private contacts, the moving contact of the first switch being connected to the output of the pulse generator, the first stationary contact of the first switch - to the input of the second divider, the output of which is connected to the first input of the trigger and the second fixed contact of the first switch, movable, contact second switch connected to the output of the interpolator, a first fixed contact connected to a second input .pereklyuchatel tre tego divider, a second fixed contact of the second switch is connected to the other input of the flip-flop and to the output of the third divider. The drawing shows a functional diagram of an apparatus for controlling an interpolator. The device contains a pulse generator 1, a frequency divider 2, a phase splitter 3, frequency filters 4 and 5, trigger 6, integrator 7, registration block 8, interpolator 9, second and third dividers 10 and lOg frequencies. the first and second switches 11 and 12. The device works as follows - “The generator generates a sequence of pulses with frequency“. This frequency is divided by n in divider 2. Next, the signal goes to phase splitter 3, the outputs of which form two sequences of pulses shifted by 90. Filters 4 and 5 pick up the first harmonic, i.e. at their outputs, respectively, a sinusoidal and cosine harmonic signals are generated, which are fed to the controlled interpolator 9. At its output, a sequence of pulses is formed, the repetition period of which is a certain number of times (equal to the interpolation coefficient) less than the input signal period, i.e. the interpolator multiplies the frequency. The interpolation coefficient of the monitored interpolator must correspond to the coefficient of division of divider 2, i.e. must be equal to n. In this case, the output signal of the interpolator has the same frequency fa as generator 1, but in the presence of an error the phase of the pulses from the interpolator receives additional changes with respect to the phase of the generator's pulses. These signals through the switches 11 and 12 are supplied to the inputs of the trigger 6. In the absence of an error and the Constant phase of the signals at its output, pulses of the same duration appear, and in the presence of an error these pulses become latitudinal modulated. At. By integrating a pulse train with latitude modulation at the output of integrator 7, an error curve is generated, fixed by block 8. If the error of the controlled interpolator exceeds one discrete value, then the error starts to be fixed incorrectly. ПоS1107109
1ЭТОМУ при погрешност х, больших чем еличина дискреты,- переключатели 11, и 12устанавливают в положение, когда, сит,чалы проход т lepes -дополнительные делители .10;, и 10, в результате че- 5 го частота сигналов генератора и ик терпол тора уменьшаетс втраз, причём не должно быть кратно п (напри- . мер, при n 40inl нельз выбуашь равным 2, допустимые числа 3, 5, ...). 101 THERE, for errors larger than one-time discretes, the switches 11 and 12 are set to the position where the sieves pass through the lepes additional divisors .10; and 10, as a result of which 5 the frequency of the generator and receiver signals decreases vraz, and should not be a multiple of n (for example, with n 40inl you can not equal 2, the permissible numbers 3, 5, ...). ten
Соответственно в m раз будет расширен диапазон измерени погрешностей.Accordingly, the range of measurement of errors will be expanded by m times.
Таким образом, в данном устройстве достигаетс расширение диапазона измерени погрешностей, что позвол ет осуществл ть контроль интерпол торов разной точности н при регистрации больших погрешностей сортировать интерпол торы по гоуппам дл их последней доработки.Thus, in this device, an extension of the error measurement range is achieved, which makes it possible to control interpolators of different accuracy and when registering large errors, to sort interpolators on gopps for their last revision.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833579486A SU1107109A2 (en) | 1983-04-15 | 1983-04-15 | Device for checking interpolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833579486A SU1107109A2 (en) | 1983-04-15 | 1983-04-15 | Device for checking interpolator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802933 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1107109A2 true SU1107109A2 (en) | 1984-08-07 |
Family
ID=21059157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833579486A SU1107109A2 (en) | 1983-04-15 | 1983-04-15 | Device for checking interpolator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1107109A2 (en) |
-
1983
- 1983-04-15 SU SU833579486A patent/SU1107109A2/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свцдете ьство СССР № 802933, кл. а 05 В 23/02, 0 05 В 19/405, 1977 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007299A (en) | PLL frequency synthesizer and PLL frequency synthesis method for fast lockup and high oscillation | |
US4005479A (en) | Phase locked circuits | |
KR960011533B1 (en) | A method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
KR970701952A (en) | Circuit and method for generating accurate guadrature signals | |
SU1107109A2 (en) | Device for checking interpolator | |
US5399984A (en) | Digital frequency generation device | |
KR860003517A (en) | In phase comparison | |
USH1331H (en) | Wide bandwidth, high resolution circuitry for phase shifted frequency detection | |
RU1774298C (en) | Phase-to-code converter verifier | |
SU1742744A2 (en) | Phase meter | |
SU771683A1 (en) | Trigonometric function generator | |
SU1152092A1 (en) | Generator of signal with digital frequency moduoation | |
SU1417186A2 (en) | Digital frequency synthesizer | |
RU2128853C1 (en) | Vernier time-interval counter | |
RU2001409C1 (en) | Device for determining phase relation of two sine-wave signals | |
SU961118A2 (en) | Digital double-phase shaper of sine signals | |
SU1681375A1 (en) | Digital frequency synthesizer | |
SU1164620A1 (en) | Digital spectrum analyser | |
SU1614095A2 (en) | Infralow frequency signal generator | |
SU546845A1 (en) | Time Meter | |
SU1277407A2 (en) | Device for measuring interference immunity regeneration of digital transmission system | |
SU1506552A2 (en) | Frequency synthesizer | |
SU614549A1 (en) | Phase manipulator | |
SU632095A1 (en) | Pulse frequency divider with variable division factor | |
SU743207A1 (en) | Device for synchronizing signals of v-shape frequency modulation |