RU2128853C1 - Vernier time-interval counter - Google Patents
Vernier time-interval counter Download PDFInfo
- Publication number
- RU2128853C1 RU2128853C1 RU97118991A RU97118991A RU2128853C1 RU 2128853 C1 RU2128853 C1 RU 2128853C1 RU 97118991 A RU97118991 A RU 97118991A RU 97118991 A RU97118991 A RU 97118991A RU 2128853 C1 RU2128853 C1 RU 2128853C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- input
- output
- vernier
- outputs
- Prior art date
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Изобретение относится к измерительной и вычислительной технике и может использоваться для измерения с требуемой точностью временных интервалов, поступающих с высокой интенсивностью. The invention relates to measuring and computer engineering and can be used to measure with the required accuracy the time intervals arriving with high intensity.
Известно устройство для измерения временных интервалов, которое содержит опорный и нониусный генераторы, основной и нониусные счетчики, первый и второй триггеры [1] , однако оно не обладает необходимым разрешением из-за невозможности регулировки частоты с требуемой точностью. A device for measuring time intervals, which contains reference and vernier generators, the main and vernier counters, the first and second triggers [1], however, it does not have the necessary resolution due to the inability to adjust the frequency with the required accuracy.
Наиболее близким по технической сущности к заявляемому измерителю является нониусный измеритель временных интервалов [2], содержащий опорный генератор, два нониусных генератора с фазовой автоподстройкой частоты (ФАПЧ), входное устройство, основной и нониусные счетчики, микропроцессорный блок. Данное устройство обладает высокой точностью при измерении одиночных временных интервалов, однако при длительном непрерывном измерении интервалов, поступающих в большом количестве и с высокой интенсивностью, точность измерения снижается. Это вызвано тем, что система ФАПЧ, регулирующая частоту между измерениями, отключается на время преобразования и не может обеспечить надежного регулирования частоты при длительной непрерывной работе. The closest in technical essence to the claimed meter is a vernier time interval meter [2], containing a reference generator, two vernier phase-locked oscillators (PLL), input device, main and vernier meters, microprocessor unit. This device has high accuracy in measuring single time intervals, however, with long-term continuous measurement of intervals arriving in large numbers and with high intensity, the measurement accuracy decreases. This is because the PLL system that controls the frequency between measurements is turned off for the conversion time and cannot provide reliable frequency control during continuous continuous operation.
Изобретение направлено на повышение точности при длительном измерении временных интервалов, поступающих в большом количестве и с высокой интенсивностью, путем обеспечения возможности регулировки частоты в процессе измерения. The invention is aimed at improving accuracy with long-term measurement of time intervals arriving in large quantities and with high intensity, by providing the ability to adjust the frequency during the measurement.
Это достигается тем, что в нониусный измеритель временных интервалов, содержащий первый и второй нониусные генераторы, первые входы которых являются входами измерителя, опорный генератор, выход которого соединен с вторыми входами первого и второго нониусных генераторов, ключ, информационный вход которого подключен к выходу опорного генератора, первый и второй нониусные счетчики, входы которых подключены к первым выходам первого и второго нониусных генераторов соответственно, схема И, входы которой подключены к вторым выходам первого и второго нониусных генераторов, а выход которой соединен с третьими входами первого и второго нониусных генераторов, основной счетчик, вход которого подсоединен к первому выходу ключа, первый и второй управляющие входы которого подключены к вторым выходам первого и второго нониусных генераторов соответственно, блок фиксации и управления, информационные входы которого подключены к выходу основного счетчика, к выходам первого и второго нониусных счетчиков, а также к второму выходу ключа, введены первый и второй блоки коррекции, первый и второй цифроаналоговые преобразователи, счетчик выборки, причем четвертые входы первого и второго нониусных генераторов подключены к выходам первого и второго цифроаналоговых преобразователей соответственно, входы которых подключены к выходам первого и второго блоков коррекции, первые входы которых подключены к выходам первого и второго нониусных счетчиков соответственно, вторые входы первого и второго блоков коррекции подключены к выходу схемы И, третьи входы первого и второго блоков коррекции, а также пятые входы первого и второго нониусных генераторов подключены к выходу блока фиксации и управления, а четвертые входы первого и второго блоков коррекции объединены и подключены к выходам переноса счетчика выборки, вход которого подключен к выходу схемы И. This is achieved by the fact that in the vernier meter of time intervals containing the first and second vernier generators, the first inputs of which are the inputs of the meter, a reference generator whose output is connected to the second inputs of the first and second vernier generators, a key whose information input is connected to the output of the reference generator , the first and second vernier counters, the inputs of which are connected to the first outputs of the first and second vernier generators, respectively, the circuit And, the inputs of which are connected to the second outputs of the first and the second vernier generators, and the output of which is connected to the third inputs of the first and second vernier generators, the main counter, the input of which is connected to the first output of the key, the first and second control inputs of which are connected to the second outputs of the first and second vernier generators, respectively, the latching and control unit, the information inputs of which are connected to the output of the main counter, to the outputs of the first and second nonius meters, as well as to the second output of the key, the first and second correction blocks are introduced, the first and the second digital-to-analog converters, a sampling counter, the fourth inputs of the first and second non-ionic generators connected to the outputs of the first and second digital-analog converters, respectively, the inputs of which are connected to the outputs of the first and second correction blocks, the first inputs of which are connected to the outputs of the first and second nonius meters, respectively, the second the inputs of the first and second correction blocks are connected to the output of the AND circuit, the third inputs of the first and second correction blocks, as well as the fifth inputs of the first and second oniusnyh generators connected to the output fixation and control unit, and fourth inputs of the first and second correction blocks are combined and connected to the outputs of the sample transfer counter having an input connected to the output circuit I.
Кроме того блок коррекции содержит первую и вторую схемы сравнения кодов, схемы И с первой по пятую, первый и второй триггеры, регистр, реверсивный счетчик, элемент задержки, причем входы регистра, первые входы первой и второй схем сравнения кодов объединены и соединены с первым входом блока коррекции, первые входы первой и второй схем И подключены к выходам первой и второй схем сравнения кодов соответственно, вторые входы которых подключены к выходам регистра, вход записи которого подсоединен к выходу третьей схемы И, прямой вход которой подключен к выходу второй схемы И, входы установки первого и второго триггеров подключены к выходам первой и второй схем И соответственно, вторые входы которых объединены и соединены с вторым входом блока коррекции, вход сложения реверсивного счетчика подключен к выходу четвертой схемы И, первый и второй входы которой соединены с инверсными выходами первого и второго триггеров, входы сброса которых объединены и подключены к выходу элемента задержки, вход вычитания реверсивного счетчика подключен к выходу пятой схемы И, первый вход которой подключен к выходу второго триггера, третий вход четвертой схемы И, второй вход пятой схемы И и инверсный вход третьей схемы И объединены и соединены с третьим входом блока коррекции, четвертый вход четвертой схемы И, третий вход пятой схемы И и вход элемента задержки объединены и соединены с четвертым входом блока коррекции. In addition, the correction unit contains the first and second schemes for comparing codes, circuits And from the first to fifth, first and second triggers, register, reversible counter, delay element, and the inputs of the register, the first inputs of the first and second schemes for comparing codes are combined and connected to the first input correction unit, the first inputs of the first and second circuits AND are connected to the outputs of the first and second schemes for comparing codes, respectively, the second inputs of which are connected to the outputs of the register, the recording input of which is connected to the output of the third circuit And, the direct input of which It is connected to the output of the second circuit And, the installation inputs of the first and second triggers are connected to the outputs of the first and second circuits And, accordingly, the second inputs of which are combined and connected to the second input of the correction unit, the addition input of the reversible counter is connected to the output of the fourth circuit And, the first and second inputs which are connected to the inverse outputs of the first and second triggers, the reset inputs of which are combined and connected to the output of the delay element, the subtraction input of the reverse counter is connected to the output of the fifth circuit And, the first input of which th is connected to the output of the second trigger, the third input of the fourth circuit And, the second input of the fifth circuit And and the inverse input of the third circuit And are combined and connected to the third input of the correction unit, the fourth input of the fourth circuit And, the third input of the fifth circuit And and the input of the delay element are combined and connected to the fourth input of the correction unit.
На фиг. 1 приведена схема заявляемого измерителя; на фиг. 2 - схема блока коррекции; на фиг. 3 показан один из вариантов реализации нониусного генератора; на фиг. 4 - один из возможных вариантов реализации ключа. In FIG. 1 shows a diagram of the inventive meter; in FIG. 2 is a diagram of a correction block; in FIG. 3 shows one embodiment of a vernier generator; in FIG. 4 - one of the possible options for implementing the key.
Измеритель (см. фиг. 1) содержит опорный генератор 1; первый и второй нониусные генераторы 2 и 3; первый и второй нониусные счетчики 4 и 5; первый и второй блоки коррекции 6 и 7; первый и второй цифроаналоговые преобразователи 8 и 9; ключ 10; основной счетчик 11; схему И 12; счетчик выборки 13; блок фиксации и управления 14. The meter (see Fig. 1) contains a
В состав блока коррекции входят (см. фиг. 2) первая и вторая схемы сравнения кодов 15 и 16; регистр 17; первая, вторая и третья схемы И 18, 19 и 20; первый и второй триггеры 21 и 22; реверсивный счетчик 23; элемент задержки 24; четвертая и пятая схемы И 25 и 26. The composition of the correction block includes (see Fig. 2) the first and second schemes for comparing
В состав нониусного генератора (см. фиг. 3) входят счетчик 27; первый, второй и третий триггеры 28, 29 и 30; первая, вторая, третья и четвертая схемы И 31, 32, 33 и 34; первый и второй элементы управления 35 и 36; формирователь 37; схема ИЛИ 38; элемент задержки 39; фазовый детектор 40. The structure of the vernier generator (see Fig. 3) includes a
В состав ключа (см. фиг. 4) входят триггер 41; схема сложения по модулю два 42; схема И 43. The composition of the key (see Fig. 4) includes a trigger 41; modulo addition modulus two 42; Scheme I 43.
Выход опорного генератора 1 (см. фиг. 1) соединен с вторыми входами первого и второго нониусных генераторов 2 и 3, первые входы которых являются входами измерителя, а первые выходы которых подключены к входам нониусных счетчиков 4 и 5, выходы которых подключены к первым входам первого и второго блоков коррекции 6 и 7, выходы которых соединены с входами первого и второго цифроаналоговых преобразователей 8 и 9, выходы которых подключены к четвертым входам первого и второго нониусных генераторов 2 и 3, информационный вход ключа 10 подключен к выходу опорного генератора 1, а его выход соединен с входом основного счетчика 11, входы схемы И 12, а также первый и второй управляющие входы ключа 10 подключены к вторым выходам первого и второго нониусных генераторов 2 и 3, выход схемы И 12 соединен с третьими входами первого и второго нониусных генераторов 2 и 3, а также с входом счетчика выборки 13, информационные входы блока фиксации и управления 14 подключены к выходу основного счетчика 11, к выходам первого и второго нониусных счетчиков 5 и 6, а также к второму выходу ключа 10, вторые входы первого и второго блоков коррекции 6 и 7 подключены к выходу схемы И 12, третьи входы первого и второго блоков коррекции 6 и 7, а также пятые входы первого и второго нониусных генераторов 2 и 3 подключены к выходам блока фиксации и управления 14, а четвертые входы первого и второго блоков коррекции 6 и 7 объединены и подключены к выходам переноса счетчика выборки 13. The output of the reference generator 1 (see Fig. 1) is connected to the second inputs of the first and
В каждом из блоков коррекции первые входы первой и второй схем сравнения кодов 15 и 16, а также вход регистра 17 объединены и соединены с первым входом блока коррекции, первые входы первой и второй схем И 18 и 19 подключены к выходам первой 15 и второй 16 схем сравнения кодов соответственно, вторые входы первой и второй схем И 18 и 19 соединены с вторым входом блока коррекции, вторые входы первой и второй схем сравнения кодов 15 и 16 подключены к выходам регистра, вход записи которого подсоединен к выходу третьей схемы И 20, прямой вход которой подключен к выходу второй схемы И 19, входы установки первого 21 и второго 22 триггеров подключены к выходам первой 18 и второй 19 схем И соответственно, вход сложения реверсивного счетчика 23 подключен к выходу четвертой схемы И 25, первый и второй входы которой соединены с инверсными выходами первого 21 и второго 22 триггеров, входы сброса которых объединены и подключены к выходу элемента задержки 24, вход вычитания реверсивного счетчика 23 подключен к выходу пятой схемы И 26, первый вход которой подключен к выходу второго триггера 22, третий вход четвертой схемы И 25, второй вход пятой схемы И 26 и инверсный вход третьей схемы И 20 объединены и соединены с третьим входом блока коррекции, четвертый вход четвертой схемы И 25, третий вход пятой схемы И 26 и вход элемента задержки 24 объединены и соединены с четвертым входом блока коррекции. In each of the correction blocks, the first inputs of the first and second comparison circuits of
Измеритель работает двух режимах: режиме настройки и режиме измерения. В режиме настройки на выходе блока фиксации и управления 14 вырабатывается уровень логического нуля. В этом режиме временные интервалы поступают с малой интенсивностью так, чтобы система фазовой автоподстройки частоты в первом и втором нониусных генераторах 2 и 3 успевала регулировать частоту нониусных сигналов с требуемой точностью. Импульс, отмечающий начальную границу измеряемого временного интервала запускает первый нониусный генератор, на первом выходе которого вырабатываются нониусные импульсы от момента запуска до момента совпадения основного и нониусного сигналов. Эти импульсы подсчитываются на первом нониусном счетчике 4. В момент совпадения фаз (передних фронтов) на втором выходе нониусного генератора вырабатывается сигнал логической единицы. Аналогично работает и второй нониусный генератор 3, который запускается конечной границей временного интервала. В результате на выходах первого и второго нониусного счетчиков 4 и 5 будут зафиксированы коды N1 и N2 соответственно.The meter operates in two modes: setup mode and measurement mode. In the setup mode, the output of the latching and control unit 14 produces a level of logical zero. In this mode, time intervals arrive with low intensity so that the phase-locked loop in the first and second
В режиме настройки в первом и втором блоках коррекции 2 и 3 определяются и запоминаются максимальные коды с выходов первого и второго нониусных счетчиков соответственно, коды временных интервалов при этом могут не вычисляться. После окончания настройки в первом блоке коррекции будет зафиксирован максимальный код N1max, наибольший из всех кодов N1, которые получались на выходе первого счетчика 4, а во втором блоке коррекции - N2max, максимальный код с выхода второго счетчика 5.In the setup mode, in the first and
В режиме измерения на выходе блока фиксации и управления 14 вырабатывается уровень логической единицы, при этом нониусные генераторы работают так же, как и в режиме настройки. Между моментами совпадения основного и нониусного сигналов в первом и втором нониусных генераторах 2 и 3 на первый выход ключа 10 проходят импульсы, поступающие на информационный вход ключа с выхода опорного генератора 1. Эти импульсы подсчитываются на основном счетчике 11. В результате одного преобразования на выходе основного счетчика 11 будет зафиксирован код N0, равный количеству импульсов опорного генератора, выработанных между моментами окончания преобразования в первом и втором нониусных генераторах 2 и 3, при этом, если второй генератор окончит работу раньше, то код N0 считается отрицательным. Знак N0 фиксируется на втором выходе ключа.In the measurement mode, the output of the latching and control unit 14 produces a level of a logical unit, while the vernier generators work in the same way as in the setup mode. Between the moments of coincidence of the main and vernier signals in the first and second
Код L вычисляется в блоке фиксации и управления по кодам N0, N1, и N2, которые передаются в блок фиксации и управления с выходов основного 11, первого 4 и второго 5 нониусных счетчиков соответственно. Вычисление L производится по формуле
L = К•N0 + (К + 1)•(N1 - N2),
где K - целое число, задающее отношение частот основного fо и нониусного fн сигналов по формуле
fо/fн = (K+1)/K. (1)
Система ФАПЧ в нониусных генераторах 2 и 3 в режиме измерения отключается. Регулировка частоты производится по кодам N1 и N2, фиксируемым в первом и втором нониусных счетчиках 4 и 5. Коэффициент пересчета счетчика выборки 13 равен M. Значение M задает период коррекции частот нониусных сигналов в первом и втором нониусных генераторах 2 и 3. В общем случае величина M должна быть меньше, чем количество измеряемых интервалов в режиме измерения, но больше K, чтобы обеспечить надежную оценку вероятности появления кодов. Например, если количество измеряемых интервалов превышает 104, а K=32, то можно установить M=512.Code L is calculated in the block of fixation and control by codes N 0 , N 1 , and N 2 , which are transmitted to the block of fixation and control from the outputs of the main 11, first 4, and second 5 nonius counters, respectively. Calculation of L is performed by the formula
L = K • N 0 + (K + 1) • (N 1 - N 2 ),
where K is an integer that specifies the ratio of the frequencies of the main f about and vernier f n signals according to the formula
f o / f n = (K + 1) / K. (1)
The PLL system in Vernier
Если в результате M измерений в первый блок коррекции поступил код N1 больший, чем максимальное значение N1max, зафиксированный при настройке, то код на выходе первого блока коррекции 6 уменьшается на единицу и соответственно уменьшается напряжение на выходе первого цифроаналогового преобразователя 8, что приводит к уменьшению частоты нониусного сигнала в первом нониусном генераторе 2. Если в результате M измерений в первом блоке коррекции 6 не был зафиксирован код N1max, то код на выходе первого блока коррекции 6 увеличивается на единицу и соответственно увеличивается напряжение на выходе первого цифроаналогового преобразователя 8. В остальных случаях код на выходе первого блока коррекции 6 остается неизменным. Аналогично производится коррекция и во втором нониусном генераторе 3.If, as a result of M measurements, the first correction block received a code N 1 greater than the maximum value N 1max recorded during setup, then the code at the output of the first correction block 6 decreases by one and, accordingly, the voltage at the output of the first digital-to-analog converter 8 decreases, which leads to reducing the frequency of the vernier signal in the first
В момент, когда заканчивается преобразование очередного временного интервала в обоих нониусных генераторах 2 и 3, на выходе схемы И 12 вырабатывается уровень логической единицы, которая поступает на третьи входы нониусных генераторов 2 и 3, после чего обнуляются сигналы на их вторых входах, что приводит к обнулению сигнала на выходе схемы И 12. По спаду сигнала на выходе схемы И 12 содержимое счетчика выборки 13 увеличивается на единицу. Когда содержимое счетчика 13 выборки достигает M, то на выходе переноса вырабатывается уровень логической единицы, который разрешает изменение кода на выходах первого и второго блоков коррекции 6 и 7. At the moment when the conversion of the next time interval in both
Блок коррекции (см. фиг. 2) работает следующим образом. В режиме настройки на третий вход блока коррекции поступает уровень логического нуля, на входы реверсивного счетчика 23 импульсы не поступают, состояние его устанавливается равным половине максимального значения и в режиме настройки не изменяется. Перед началом настройки в регистр 17 заносится ноль. The correction unit (see Fig. 2) works as follows. In the setting mode, the logic zero level is supplied to the third input of the correction block, no pulses are received at the inputs of the
При поступлении очередного кода Ni в блок коррекции во второй схеме сравнения кодов 16 происходит сравнение поступившего кода с кодом Nimax, хранящимся на регистре 17. Если поступивший код Ni больше Nimax, то на выходе второй схемы сравнения кодов 16 вырабатывается уровень логической единицы, который разрешает прохождение импульса со второго входа блока коррекции через вторую 19 и третью 20 схемы И на вход записи регистра 17, в результате чего код Ni, записывается в регистр 17. Если поступивший код не превышает Nimax, то на выходе второй схемы сравнения кодов 19 вырабатывается уровень логического нуля, и записи в регистр 17 не производится.When the next code N i is received in the correction block in the second
В режиме измерения на третий вход блока коррекции поступает уровень логической единицы и прохождение импульсов через третью схему И 20 на вход записи регистра блокируется. In measurement mode, the logic unit level is supplied to the third input of the correction unit and the passage of pulses through the third circuit AND 20 is blocked to the register entry.
Если поступивший во время измерения код Ni равен записанному в регистре коду Nimax, то на выходе первой схемы сравнения кодов 15 вырабатывается уровень логической единицы. Если Ni>Nimax, то уровень логической единицы вырабатывается на выходе второй схемы сравнения кодов 16. При поступлении импульса на второй вход блока коррекции происходит установка первого триггера 21, если Ni = Nimax, или второго триггера 22, если Ni>Nimax.If the code N i received during the measurement is equal to the code N imax recorded in the register, then the output of the first
Таким образом, после M измерений первый триггер 21 будет установлен в единицу, если хотя бы один раз поступил код, равный записанному на регистре 17 коду Nimax. Второй триггер 22 будет установлен в единицу, если хотя бы один раз поступил код, который больше записанного на регистре 17 кода Nimax.Thus, after M measurements, the
При поступлении импульса на четвертый вход блока коррекции, который поступает после M измерений, может изменяться содержимое реверсивного счетчика 23. Если первый 21 и второй 22 триггеры находятся в нулевом состоянии, то есть все поступившие коды были меньше Nimax, то на выходе четвертой схемы И 25 вырабатывается импульс, который вызывает увеличение содержимого реверсивного счетчика 23. Если в блок коррекции поступил хотя бы один код больше, чем Nimax, то единичный уровень на выходе второго триггера 22 разрешит выработку импульса на выходе пятой схемы И 26, который вызывает уменьшение содержимого реверсивного счетчика 23.When a pulse arrives at the fourth input of the correction block, which comes after M measurements, the contents of the
Нониусный генератор (см. фиг. 3) работает следующим образом. Нониусный сигнал с частотой fн вырабатывается подстраиваемым генератором, реализованным на элементе ИЛИ 38 и элементе задержки 39. Частота этого сигнала задается величиной задержки сигнала в элементе 39, регулировка частоты в небольших пределах производится изменением напряжения на входах первого 35 и второго 36 элементов управления, каждый из которых содержит резистор, варикап и конденсатор.Vernier generator (see Fig. 3) works as follows. A vernier signal with a frequency f n is generated by a tunable generator implemented on an
Стабилизация частоты нониусного сигнала между измерениями осуществляется следующим образом. На пятый вход нониусного генератора поступает сигнал логического нуля, второй триггер 29 находится в нулевом состоянии, поэтому сигналы с выходов счетчика 27 и первого триггера 28 проходят через первый 31 и второй 32 элементы И на входы фазового детектора 40. При отсутствии сигналов запуска на первом входе нониусного генератора импульсы на выходе формирователя 37 отсутствуют, и фаза нониусного сигнала на выходе элемента ИЛИ 38 не изменяется. Первый триггер 28, реализованный на D-триггере с динамическим запуском, используется в качестве смесителя. На выходе первого триггера 28 вырабатывается сигнал разностной частоты fр = fо - fн, причем в момент совпадения передних фронтов сигналов на входах смесителя сигнал на его выходе переходит из нулевого состояния в единичное. На выходе счетчика 27 вырабатывается сигнал с частотой fд = fн/K. На фазовом детекторе 40 происходит сравнение передних фронтов сигналов, поступающих на его входы. Если эти фронты не совпадают, то на выходе фазового детектора 40 вырабатывается сигнал, который так изменяет частоту сигнала на выходе элемента ИЛИ 38, чтобы устранить расхождение передних фронтов. Таким образом, система ФАПЧ поддерживает равенство частот fд = fр. Это обеспечивает величину fн в соответствии с формулой (1).The stabilization of the frequency of the vernier signal between measurements is as follows. The fifth input of the vernier generator receives a logic zero signal, the
При поступлении сигнала запуска на первый вход нониусного генератора на выходе формирователя 37 вырабатывается импульс, который устанавливает новую фазу колебаний сигнала на выходе элемента ИЛИ 38. Одновременно этим же импульсом устанавливается в единичное состояние первый 28 и второй 29 триггеры, после чего отключается система ФАПЧ, а также разрешается прохождение импульсов с прямого выхода элемента ИЛИ 38 через инверсный вход третьей схемы И 33 на первый выход нониусного генератора. В момент совпадения фаз (передних фронтов) опорного сигнала, который поступает на второй вход нониусного генератора, и нониусного сигнала на выходе элемента ИЛИ 38 первый триггер 28 переключается в единичное состояние, что вызывает сброс второго триггера 29. В этот момент третий триггер 30 переключается в единичное состояние, что свидетельствует об окончании преобразования. Одновременно прекращается прохождение нониусных импульсов через третью схему И 33 на первый выход нониусного генератора. When the start signal arrives at the first input of the vernier generator at the output of the
В момент запуска нониусного генератора на входах D и S второго триггера 29 могут подаваться сигналы, переключающие триггер в противоположные состояния. При действии таких сигналов, несмотря на то, что вход S имеет приоритет, на выходе второго триггера 29 может наблюдаться кратковременный импульс. Этот импульс блокируется в четвертой схеме И 34 импульсом запуска с выхода формирователя 37, в результате чего предотвращается ложное срабатывание третьего триггера 30 в момент запуска. At the time of starting the vernier generator at the inputs D and S of the
Работа схемы ФАПЧ на время одиночного преобразования в режиме настройки блокируется нулевым уровнем сигнала с инверсного выхода второго триггера 29, поступающего на входы первой 31 и второй 32 схем И, вследствие чего частота сигнала на выходе подстраиваемого генератора 24 во время измерения не изменяется. На время массовых измерений работа схемы ФАПЧ блокируется единичным уровнем сигнала, поступающего на пятый вход нониусного генератора. В этом режиме частота нониусного сигнала регулируется уровнем напряжения, поступающего на четвертый вход нониусного генератора. The operation of the PLL for a single conversion in the tuning mode is blocked by a zero signal level from the inverse output of the
При поступлении сигнала сброса на третий вход нониусного генератора третий триггер 30 сбрасывается в нулевое состояние, после чего нониусный генератор готов к следующему запуску. When a reset signal is received at the third input of the vernier generator, the
Ключ 10 (см. фиг. 1) обеспечивает выработку на своем первом выходе импульсов с частотой fо между моментами окончания преобразования в нониусных генераторах и на втором выходе - сигнала знака кода N0. Знак кода N0 фиксируется на D-триггере 41 (см. фиг. 4). Отрезок времени между моментами окончания преобразования в нониусных генераторах выделяется на схеме сложения по модулю два 42. В том случае, когда преобразование закончилось в одном из нониусных генераторов 2 или 3, а в другом нониусном генераторе преобразование продолжается, на выходе схемы сложения по модулю два 42 вырабатывается единичный уровень, который разрешает прохождение импульсов, поступающих на информационный вход ключа, через схему И 43.The key 10 (see Fig. 1) ensures the generation at its first output of pulses with a frequency f about between the moments of the end of the conversion in vernier generators and at the second output - a code signal signal N 0 . The sign of the code N 0 is fixed on the D-flip-flop 41 (see Fig. 4). The length of time between the moments when the conversion is completed in the vernier generators is highlighted on the addition modulo two 42 scheme. In the case when the conversion is completed in one of the
Таким образом, в заявляемом устройстве по сравнению с известными повышается точность измерения временных интервалов, поступающих с высокой интенсивностью, за счет регулирования частоты во время измерения при длительной непрерывной работе. Thus, in the inventive device in comparison with the known increases the accuracy of measuring time intervals arriving with high intensity, due to the regulation of the frequency during measurement during long-term continuous operation.
Источники информации
1. Гитис Э. И. , Пискулов Э.И. Аналого-цифровые преобразователи. -М.: Энергоатомиздат, 1981, с. 148.Sources of information
1. Gitis E.I., Piskulov E.I. Analog-to-digital converters. -M .: Energoatomizdat, 1981, p. 148.
2. "Электроника", 1977, N 23, с. 25-34. 2. "Electronics", 1977,
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97118991A RU2128853C1 (en) | 1997-11-18 | 1997-11-18 | Vernier time-interval counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU97118991A RU2128853C1 (en) | 1997-11-18 | 1997-11-18 | Vernier time-interval counter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2128853C1 true RU2128853C1 (en) | 1999-04-10 |
Family
ID=20199044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97118991A RU2128853C1 (en) | 1997-11-18 | 1997-11-18 | Vernier time-interval counter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2128853C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2627136C1 (en) * | 2016-10-18 | 2017-08-03 | Федеральное государственное автономное научное учреждение "Центральный научно-исследовательский и опытно-конструкторский институт робототехники и технической кибернетики" (ЦНИИ РТК) | Multichannel device for measuring time intervals |
-
1997
- 1997-11-18 RU RU97118991A patent/RU2128853C1/en active
Non-Patent Citations (1)
Title |
---|
Чу Д., Фергюссон К. Генераторы импульсов с разрешением 20 пс //Электроника, 1977, N 23, с.25-34. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2627136C1 (en) * | 2016-10-18 | 2017-08-03 | Федеральное государственное автономное научное учреждение "Центральный научно-исследовательский и опытно-конструкторский институт робототехники и технической кибернетики" (ЦНИИ РТК) | Multichannel device for measuring time intervals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100201709B1 (en) | Timing signal generating circuit | |
US4164648A (en) | Double vernier time interval measurement using triggered phase-locked oscillators | |
KR950007299A (en) | PLL frequency synthesizer and PLL frequency synthesis method for fast lockup and high oscillation | |
US7792650B2 (en) | Edge-aligned ratio counter | |
RU2128853C1 (en) | Vernier time-interval counter | |
US4144572A (en) | Accurate phase-measuring system using arithmetic synthesis | |
JP2649823B2 (en) | A time standard device with remarkably constant stability for short- and long-term time measurements | |
US5399984A (en) | Digital frequency generation device | |
SU771683A1 (en) | Trigonometric function generator | |
SU708255A1 (en) | Arrangement for measuring frequency deviations from ratings | |
RU2125736C1 (en) | Vernier meter of time interval sequence | |
SU743163A1 (en) | Phase discriminator | |
SU834597A1 (en) | Compensation phase-meter | |
SU1388815A1 (en) | Low-frequency output pickup signal meter | |
SU885920A1 (en) | Radio pulse phase-meter | |
SU790303A1 (en) | Two-channel harmonic signal switching device | |
SU1385293A1 (en) | Frequency synthesizer | |
RU2081510C1 (en) | Frequency synthesizer | |
SU1051473A1 (en) | Proton magnetometer | |
SU495771A1 (en) | Digital device frequency tuning controlled oscillators | |
SU1164620A1 (en) | Digital spectrum analyser | |
JP2749584B2 (en) | Swept frequency signal generator | |
SU718802A1 (en) | Phase calibrator | |
JP2543514B2 (en) | Timing signal generator | |
SU1725069A1 (en) | Angular movement sensor |