SU1101889A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU1101889A1 SU1101889A1 SU833578660A SU3578660A SU1101889A1 SU 1101889 A1 SU1101889 A1 SU 1101889A1 SU 833578660 A SU833578660 A SU 833578660A SU 3578660 A SU3578660 A SU 3578660A SU 1101889 A1 SU1101889 A1 SU 1101889A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- input
- adder
- output
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные входы и выходы которого соответственно вл ютс информационными входами и выходами устройства, вход управлени - первы.м управл ющим входом устройства, а адресные входы соединены с выходами первого сумматора, одни из входов которого подключены к выходам элементов И-ИЛИ первой группы, первые входы которых соединены с выходом первого элемента НЕ и первым входом элемента И, вторые входы объединены с входом первого элемента НЕ и вл ютс вторым управл ющим входом устройства, третьи и четвертые входы эле.ментов И-ИЛИ первой группы соответственно соединены с информационными выходами первого и второго счетчиков, счетные входы которых вл ютс соответственно третьи.м и четвертым управл юн1ими входами устройства, выходы переполнени первого и второго счетчиков соединены соответственно с первым и вторым входами триггера , выход которого подключен к второму входу элемента И, установочные входы счетчиков и триггера объединены и вл ютс п тым управл ющим входом устройства, отличающеес те.м, что, с це,:ыо повышени надежности устройства, в него введены )егистр , второй сумматор, второй элемент 111г и втора группа элементов И-ИЛИ, первые входы которых соединены с выходом второго элемента НЕ, вход которого подк.почен к выходу элемента И п вторы.м входам эле .ментов И-ИЛИ второй г)уппы, третьи в.ходы которых соединены с выходами второго сумматора и информационными входами гистра, выходы которого подключены к од (Л ним из входов второго сумматора и четвертым входам элементов И-ИЛИ второй группы , выходы которых соединены с другими входами первого сумматора, вход записи регистра соединен с выходом переполнени второго счетчика, другие входы второго сумматора вл ютс щестым управл ющи.м входом устройства, вход управлени регистра подключен к п тому управл юще.му входу устройства. ОС 00 ;о
Description
1
Изобретение относитс к вычислительной технике и может быть использова1|О i-; буферных запоминающих чччройствах систем ввода информации многоканальи).1х измерительных комплексов.
Известное буферное запоминаю:асе устройство , содержащее накопите.чь, блоки ввода и вывода, и в нем испо:1ьзуетс метод перекрестно-последовательного обращени . позвол ющий осуществл ть двухсторонний обмен информацией и совмещать ироиесс.ы ввода и вывода информации из нсмо 1|.
Однако использование данногс; ycTpoiicrва в системах ввода информацш; многчжанальных измерительных комплексов, когда последовательность опроса кана.юн; неизменна , а их количество равно или кратно и превышает количество чеек буферного заноминающего устройства, отка;-; одной или нескольких чеек нако11ите,1 нриводит к потер м информации от одного или нескольких каналов.
Наиболее близким к нpeдлaгaeмo.4y вл ете буферное запоминающее устройство, содержащее наконит&ть, адресные входы которого соединены с выходами первого сумматора , первые входы которого нодключены к выходам элементов И-ИЛИ первой грунны, первые входы которых соединены с выходом первого элемента НЕ и нервы.м входом э.чсмента И, вход первого элемента НЕ подключен к вторы.м входам элементо:; И И.ЛИ первой группы, третьи и четвертые вхо:Ц)1 первой групгц э,1ементов И-И,1И COOTRCTственно соединены с выходами не)во1о и второго счетчиков, выходы переполнени первого и второго счетчиков соедигсны соответственно с первым и иторы.м входамм триггера, выход которого 11о;,кл 0че1-, к ггорому входу элемента И 2|.
Известное устройство отка;-;йх cj/uioP: или нескольких чеек накопител обссномивает равномерное распределение поч);. ко каждому из каналов в измерите.ль.1П;,1.х системах , формат данных которых .не njxiibrщает формата чейки накопите,::.) бут:}орного заноминаюи;его устройства. Однако npi; невыполнении этого уелови , кг)1да форми/г данных измерительных капа,п)в (.вы1пает формат чейки накопител и этом ycTpoiicTве нри отказе чеек нако(щте,ч нозможнь) потери последовательно ностунающих измерений информационных кана.нзв, что в некоторых случа х недопустимо, несмотр ;ia избыточность постунаюн1,ей 11П(№рмацпи,
Цель изобретени -- иовьпнение надежности устройства за счет выран1-: П5;:1|и веро тности нотерь по каждому из КоНа„чо 3 измерительной систе.мы.
Поставленна цель дос гигаетс тем, ч го в буферное зано.минающее устр(1Йство, содержащее накопитель, информа1.;ионн11 е nxfiды и выходы которого соответственно вл ютс информационными входами и выходами устройства, вход управлени --- пе|)вым ун;;.::45л ю1цим входо.м устройства, а адpeci:i ic входы накопител соединены с выхо;| ,ал;и первого сумматора, одни из входов которого 11одк;1ючены к в)1ходам э.пементов И-ИЛИ первой группы, первые входы которых соединены е выходом нервого элемента HF; и нервьгм нходо.м эле.мента И, вторые входы объединены с входом первого элемента НЕ и в.ч ютс вторым управл ющим входом устройства, третьи и четвертые входы
0 элементов И-ИЛИ первой группы соответственно соединены с информационными выходами первого и второго счетчиков, счетные входы которых вл ютс соответственно третьим и четвертым управл ющи.ми входами уетройства, выходы переполнени первого и второго счетчиков соединены соответственно с первым и вторы.м входами триггера зыход которого подключен к второму входу э;1е.мента И, установочные входы счетчиков и триггера об1зединены и вл ютс п тым
0 унравл юп1им входом устройства, введены регистр, второй сумматор, второй элемент НЕ и втора группа элементов И-ИЛИ, первые входы которых соединены с выходом второго элемента НЕ, вход которого подключен к выходу элемента И и вторы.м вхо5 дам элементов И-ИЛИ, второй группы, треТпИ входы которых соединень с выхода.ми второго сумматора информационными входа .л;и регистра, выходы которого подклю-юны к одпим из входов втор,ого сумматора : четвертым входам элементов И-ИЛИ вто :Сй группы, выходы которых соединены с друг.чми вхо.1,ами первого сум.матора, вход .записи регистра соединен с выходом пере1К ).; 1 е:п-1 второго счетчика, другие входы иторОГо сумматора вл ютс щесты.м упра1 , входом устройства, вход управ- лен регистра подключен к п тому управл ionieMv входу устройства.
ila фиг. i представлена структурна схема б ферного запоминающего устройства; на фиг. 2 -- распределение инс|)0рмации в
0 ;1.: конителе при коде sia входе 18. равном 1 la, ), с, d -- данные измериге.1ьн:ых каналов ), и при коде на входе 18, равном 4. Буферное запоминающее устройство (фиг. 1) содержит накопитель 1, вход управ;1е|ги которого вл етс первым управ- .1ЯЮ1ЦИМ входом 2 устройства, адресные .)1 которого подключены к выходам перlioio сумматора 3, первые входы которого подключены к выхода.м элементов И-ИЛИ 4 первой группы. Первые входы элементов И-ИЛИ 4 соединены с выходом первого элемента НЕ 5 и первым входом элемента И 6. Вход элемента НЕ 5 подключен к вторым входам элементов И-ИЛИ 4 и к второму управл юнхему входу 7 устройства. Третьи и четвертые входы элементов И-ИЛИ 4 сое ,j5 динеьП) соответственно с выходами первого счетч жа 8 и второго счетчика 9, счетные которых вл ютс соответственно третьим 10 и четвертым 1 управл ющими
входами. Выходы переполнени счетчиков 8 и 9 соединены с входами триггера 12, выход которого подключен к второму входу элемента И 6. Первые входы элементов И-ИЛИ 13 второй группы соединены с выходами второго элемента НЕ 14, вход которого подключен к выходу элемента И 6 и вторым входам элементов И-ИЛИ 13, третьи входы которых соединены с выходами второго сумматора 15 и информационными входами регистра 16.
Установочные входы счетчиков 8 и 9 и триггера 12 объединены и вл ютс п тым управл юилим входом 17 устройства, шестым управл ющим входом 18 которого вл ютс одни из входов сумматора 15.
Устройство работает следующим образом .
Перед началом работы счетчики 8 и 9, триггер 12 и регистр 16 успанавливаютс в нулевые состо ни сигналом на входе 17.
При выполнении операции записи информации в накопитель 1 на входе 7 устанавливаетс низкий уровень сигнала, которь й воздейству через элемент НЕ 5 на первые входы элементов И-ИЛИ 4, подключает к первым входам сумматора 3 выходы счетчика 8. Текущий ад,рес записи формируетс на выходах сумматора 3 как сумма содержимого счетчика 8 и кода на выходах элементов И-ИЛИ 13, который, в свою очередь, определ етс уровнем сигнала на входе 7 и состо нием триггера 12. К вторым входам первого су.мматора 3 подключаютс через элементы И-ИЛИ 13 выходы второго сумматора 15 при выполнении операции записи и при единичном состо нии триггера 12. При этом высокий уровень сигнала на выходе триггера 12 и выходе элемента НЕ 5 через открытый элемент И 6 обеспечит подключение на выходы эле.ментов И-ИЛИ 13 сигналов с выходов сумматора 15.
При выполнении операции чтени или записи , но при нулевом состо нии триггера 12 на выходы элементов И-ИЛИ 13 подключаютс сигналы с выходов регистра 16. В накопитель 1 по адресу, сформированному на выходе сумматора 3, осуществл етс запись информации с входных щин числа с проходом сигнала по входу 2. По окончании записи сигналом на входе 10 добавл етс единица к содержимому счетчика 8.
При выполнении операции чтени информации из накопите 1 1 на входе 7 устанавливаетс высокий уровень сигнала, который.
воздейству на вторые входы элементов И-ИЛИ 4, подключает к первым входам сумматора 3 выходы счетчика 9. Текущий адрес чтени формируетс на выходах сумматора 3 как сумма содержимого счетчика 9 и содер жимого регистра 16. Производитс чтение информации из накопител 1 по адресу, сформированному на, выходах сумматора 3. По окончании чтени сигнало.м на входе И добавл етс единица к содержимому счетчика 0 9, триггер 12 устанавливаетс в единичное состо ние сигналом на выходе переполнени первого счетчика 8 каждый раз после записи в накопитель 12 (к - разр дность счетчика 8 и 9) слов.
5Сигнало.м на выходе переполнени счетчика 9, т. е. каждый раз после чтени 2 слов из накопител 1, триггер 12 устанавливаетс в нулевое состо ние. Одновременно с этим осуществл етс запись в регистр
Q 16 выходных сигналов сумматора 15. В регистр 16 записываетс сумма предыдущего содержимого регистра 16 и кода на входе 18. Код, присутствующий на входе 18, не превышает максимального из кодов количества чеек накопител 1, необходимых
5 дл хранени данных измерительного канала , и выбираетс из услови получени равномерного распределени веро тности потерь .между канала.ми при отказе чеек накопител 1.
На фиг. 2 представлено расположение ин0 формации в накопителе 1 при четырех последовательных циклах работы буферного запоминающего устройства при различных кодах на входе 18. Под циклом работы буферного запоминающего устройства подразумеваетс 2 -кратное выполнение операции записи и чтени (в примерах, приведенных на фиг. 2, к 4).
Технико-экономическое преимущество предлагаемого буферного запоминающего устройства заключаетс в том, что его использование позволит уменьшить веро тность потерь информации одних и тех же каналов при распределении этих потерь равномерно .между несколькими каналами. Учитыва то обсто тельство, что интенсивность отказов пам ти высока по сравнению с дру5 гими устройствами, использование в системах обработки измерительной информации предлагаемого устройства позволит существенно повысить надежность и эффективность их работы.
s:
b
3
1 С I
|
: :s
Li i J
; 5s
1
.S
I I
I
a 5:
1 M
Uxj ()
«:
Cj
,td. I ij
5s
:l
S
,S
I
Claims (1)
- БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные входы и выходы которого соответственно являются информационными входами и выходами устройства, вход управления — первым управляющим входом устройства, а адресные входы соединены с выходами первого сумматора, одни из входов которого подключены к выходам элементов И-ИЛИ первой группы, первые входы которых соединены с выходом первого элемента НЕ и первым входом элемента И, вторые входы объединены с входом первого элемента НЕ и являются вторым управляющим входом устройства, третьи и четвертые входы элементов И-ИЛИ первой группы соответственно соединены с информационными выходами первого и второго счетчиков, счетные входы которых являются соответственно третьим и четвертым управляющими входами устройства, выходы переполнения первого и второго счетчиков соединены соответственно с первым и вторым входами триггера, выход которого подключен к второму входу элемента И, установочные входы счетчиков и триггера объединены и являются пятым управляющим входом устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены регистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ. первые входы которых соединены с выходом второго элемента НЕ, вход которого подключен к выходу элемента И и вторым входам элементов И-ИЛИ второй группы, третьи входы которых соединены с выходами второго сумматора и информационными входами регистра, выходы которого подключены к одним из входов второго сумматора и четвертым входам элементов И-ИЛИ второй группы, выходы которых соединены с другими входами первого сумматора, вход записи регистра соединен с выходом переполнения второго счетчика, другие входы второго сумматора являются шестым управляющим входом устройства, вход управления регистра подключен к пятому управляющему входу устройства.6881011™ ПБ11 ΟΙ 889
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833578660A SU1101889A1 (ru) | 1983-04-08 | 1983-04-08 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833578660A SU1101889A1 (ru) | 1983-04-08 | 1983-04-08 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1101889A1 true SU1101889A1 (ru) | 1984-07-07 |
Family
ID=21058859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833578660A SU1101889A1 (ru) | 1983-04-08 | 1983-04-08 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1101889A1 (ru) |
-
1983
- 1983-04-08 SU SU833578660A patent/SU1101889A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 822287, кл. G II С 9/00, 1979. 2. Авторское свидетельство СССР по за вке № 3411800/24, кл. G 11 С 9/00, 1982 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1101889A1 (ru) | Буферное запоминающее устройство | |
JPS61213683A (ja) | 放射線計数装置 | |
SU673203A3 (ru) | Устройство дл контрол пам ти | |
RU34244U1 (ru) | Устройство для записи цифровой информации | |
SU1034069A1 (ru) | Буферное запоминающее устройство | |
SU836682A1 (ru) | Запоминающее устройство с само-КОНТРОлЕМ | |
SU875471A1 (ru) | Запоминающее устройство с автономным контролем | |
SU982095A1 (ru) | Буферное запоминающее устройство | |
SU1005189A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU970475A1 (ru) | Запоминающее устройство с обнаружением и исправлением ошибок | |
SU858115A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU622173A1 (ru) | Оперативное запоминающее устройство с блокировкой неисправных элементов пам ти | |
SU561956A1 (ru) | Устройство дл ввода радиотехнической информации | |
SU875470A1 (ru) | Запоминающее устройство с самоконтролем | |
SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1019492A1 (ru) | Буферное запоминающее устройство с самоконтролем | |
SU907582A1 (ru) | Ассоциативное запоминающее устройство | |
SU651416A1 (ru) | Ассоциативное запоминающее устройство | |
SU1001180A1 (ru) | Устройство дл контрол пам ти | |
JPS58146994A (ja) | 計量器 | |
SU1532934A1 (ru) | Устройство дл приема асинхронного бипол рного последовательного кода | |
SU1280458A1 (ru) | Буферное запоминающее устройство | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
SU696543A1 (ru) | Запоминающее устройство | |
SU567174A1 (ru) | Устройство дл сжати информации |