SU1099317A1 - Цифровой функциональный преобразователь - Google Patents

Abstract

1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, три блока перезаписи, регистр, дешифратор, управл емый делитель частоты, реверсивный счетчик , блок формировани  начального кода, вычитающий блок, вычитающий счетчик, дешифратор нул , триггер и элемент И, причем управл ющий вход и информационные входы первого блока перезаписи соединены соответственно с управл ющим входом и информационными входами преобразовател , выходы первого блока перезаписи через регистр и дешифратор соединены с входами управл емого делител  частоты, первый выход которого соединен с управл ющими входами второго и третьего блоков пере- , записи, выходы которых соединены со-, ответственно с входами реверсивного и вычитающего счетчиков, управл ющий вход вычитающего счетчика соединен с вторым выходом управл емого делител  частоты, управл ющий вход которого соединен с первым входом установки преобразовател , а тактовый вход - с выходом элемента И и счетным входом реверсивного счетчика , входы элемента И соединены со у ,tjответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразовател  и выходом дешифратора нул , выходы которого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формировани  начального кода,, втора  группа выходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формировани  начального кода и втора  труппа входов вычитающего блока соединены с входами дешифратора и регистра соответственно, вход установки регистра соединен с вторым установочным входом преобразовател  и входом установки в О реверсивного счетчика, выходы которого  вл ютс  выходами преобразоваО тел , отличающийс  тем. со со что, с целью повьш1ени  быстродействи , в него введен блок анализа знасо ка разности аргументов, первьп и второй выходы которого соединены соответственно с выходом знакового .разр да вычитающего блока и третьим выходом управл емого делител  частоты , первый и второй выходы блока анализа знака разности аргументов подклю ены соответственно к входам сложени  и вычитани  реверсивного счетчика. 2. Преобразователь по п. 1, отличающийс  тем, что блок анализа знака разности аргументов содержит три элемента НЕ и элемент

Description

2И-ИЛИ-НЕ, причем первый вход блока анализа знака разности аргументов соединен с первым входом элемента 2И-ИЛИ-НЕ и через первый элемент НЕ с вторым входом элемента 2И-11ЛИ-НЕ, второй вход блока анализа знака соединен с третьим входом элемента

2И-ИЛИ-НЕ и через второй элемент НЕ с четвертым входом элемента 2И-ИЛИ-НЕ выход которого соединен через третий элемент НЕ с первым выходом блока, второй выход которого соединен с выходом элемента 2И-ИЛИНЕ ..

Изобретение относитс  к вычислительной технике. Известен функциональный преобразователь , содержащий два блока пам  ти, генератор импульсов, дополнительньй генератор импульсов, два генератора ступенчатого напр жени , блок вьщелени  временного интервала матрицу совпадений и многозвенный потенщ1альный элемент ij . Однако такое устройство сложно, обладает низким быстродействием и не может воспроизводить участки с отрицательной первой производной. Наиболее близким по технической сущности к предлагаемому  вл етс  функциональный преобразователь, содержащий регистр, блоки перезапис дешифратор, блок формировани  начального кода, вычитак ций счетчик, реверсивный счетчик, блок анализа кода на нуль, триггер, элемент И, генератор импульсов, вычитаннций блок, . управл емый делитель частоты причем первьй и второй выходьГ уп-равл емого делител  частоты соединены соответственно с входами Сложение и Вычитание реверсивного счетчика 2J . Недостатком данного преобразовател   вл етс  его низкое быстродейс вие. Цель изобретени  - повьшение быстродействи  устройства. Поставленна  цель достигаетс  те что в цифровой функциональный преобразователь , содержащий генератор импульсов, три блока перезаписи, .регистр, дешифратор, управл емый д литель частоты,реверсивный счетчик блок формировани  начального кода, вычитаю1ций блок вычитающий счетчик дешифратор нул , триггер и элемент причем управл ющий вход и информационные входы первого блока перезаписи соединены соответственно с управл ющим йходом и информационными входами преобразовател , выходы первого блока перезаписи через регистр и дешифратор соединены с входами управл емого делител  частоты первьй выход которого соединен с управл ющими входами второго и третьего блоков перезаписи , выходы которых соединены соответственно с входами реверсивного и вычитающего счетчиков, управл ющий вход вычитающего счетчика соединен с вторым выходом управл емого делител  частоты, управл к ций вход которого соединен с первым входом установки преобразовател , а тактовый вход с выходом элемента И и счетным входом реверсивного счетчика, входы элемента И соединены соответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразовател  и выходом дешифратора нул , входьГкоторого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формировани  начального кода, втора  группавыходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формировани  начального кода и втора  группа входов вычитающего блока соединены с выходами Дешифратора и регистра соответственно, вход установки регистра соединен с вторым установочным входом преобразовател  и входом установки в О реверсивного счетчика, выходы которого  вл ютс  выходами преобразовател , дополнительно введен блок ана лиза знака разности аргументов, пер вый и второй входы которого соединены соответственно с выходом зна кового разр да вычитающего блока.и третьим выходом управл емого делител  частоты, первый и второй вЫход блока анализа знака разности аргументов подключены соответственно к входам сложени  и вычитани  реверсивного счетчика. Блок анализа знака разности аргу ментов содержит три элемента НЕ и элемент 2И-ИЛИ-НЕ, причем первый вход блока анализа знака разности аргументов соединен с первым входом элемента 2И-ИЛИ-НЕ, и через первьй элемент НЕ - с вторым входом элемента 2И-ИЛИ-НЕ, второй вход блока анализа знака соединен с третьим входом элемента 2И-ИЛИ-НЕ и через второй элемент НЕ - с четвертым входом элемента 2И-ИЛИ-НЕ, выход которого соединен через третий элемент НЕ с первым выходом блока второй вькод которого соединен с вы ходом элемента 2И-ИЛИ-НЕ. На чертеже представлена блок-схе ма преобразовател . Преобразователь содержит блок 1 перезаписи, регистр 2, дешифратор 3 управл емый делитель 4 частоты, вычитающий блок 5, блок 6 формировани начального кода, вычитакиций счетчик 7, блок 8 перезаписи, реверсивный счетчик 9, блок 10 перезаписи, дешифратор 11 нул , триггер 12, элемент 13 И, генератор 14 импульсо и блок 15 анализа знака разности аргументов. Блоки 1, 10, 8 перезаписи представл ют собой группы двухвходовых элементов И, первые входы которых служат входами блоков перезаписи, а вторые соединены между собой и служат управл ющим входом. Выходами блоков перезаписи  вл ютс  выходы этих элементов. Дешифратор 3 представл ет собой комбинационную логическую схему, котора  определ ет заданньп коэффициент делени  делител  4 частоты в зависимости от кода аргумента , соответствующего определенному участку воспроизводимой кусочно линейной функции. Эта схема вьщает сигнал, например, в виде логической единицы, на некотором выходе при коде равном или большем определенного кода аргумента, а при коде меньшем чем это значение кода аргумецта - сигнал логического нул . Структура схемы определ етс  структурой разбиени  функци на участки линейной зависимости. Делитель 4 частоты представл ет собой двоичный счетчик с запоминающими и логическими элементами дл  установки заданного коэффициента делени  с поступлением импульса установки и определени  знака наклона участка линейности. Вычитакщий блок 5 представл ет собой двоичный сумматор с логическими элементами дл  формировани  абсолютного значени  разности аргументов . Блок 6 формировани  начального кода может быть комбинационной логической схемой иди посто нным запоминающим устройством. Входным узлом преобразовател   вл етс  регистр 2, в который через блок 1 перезаписи записываетс  код аргумента Ny. Цикл преобразовани  начинаетс  с приходом импульса установки исходного состо ни , который устанавливает регистр 2 и счетчик 9 в исходное нуле- вое состо ние. С интервалом времени, который определ етс  переходными .процессами в регистре 2, на блок 1 перезаписи поступает управл ю1ций импульс , который записывает в регистр 2 код аргумента N, С регистра 2 код аргумента поступает на вычитающий блок 5 и дешифратор 3. С выхода дешифратора 3 сигналы поступают на делитель 4 частоты и блок 6 формировани  начального кода, который, в свою очередь, вьдает значени  начальных кодов аргумента и функции, соответствующих определенному участку линейности воспроизводимой кусочно-линейной функции. С выхода блока 6 формировани  начального кода начальный код поступает на блок 10 перезаписи и вычитающий блок 5, который вычитает из заданного значени  аргумента в регистре 2 начальное значение аргумента соответствующего участка . Абсолютное значение результата вычитани  R с вычитающего блока 5 поступает на блок 8 перезаписи. По управл ющему сигналу дл  управл емого делител  4 устанавливаетс  соответствующий коэффициент делени . Проход  через управл емый делитель 4 частоты на его второй выход этот, сигнал осуществл ет занесение начального значени  функции через блок 10 перезаписи в реверсивный счетчик 9 и занесение кода R через блок 8 перезаписи в вычитающий счетчик 7. Блок -15 анализа знака разности . аргументов по полученному знаку величины R из. вычитающего блока 5 и по сигналу с делител  4 частоты, соответствующему знаку угла наклона участка, устанавливает дл  ревер синного счетчика 9 или режим Сложени  или режим Вычитани . Причем если знак разности R Плюс и знак угла наклона участка Плюс, то дл  счетчика устанавливаетс  режим .Сложени . Если же знак R Плюс, а знак угла наклона Минус, то дл  реверсивного счетчика 9 устанавливаетс  режим Вычитани . Дл  случа , когй . знак R Минус, а знак угла наклон принимает значени  Плюс и Минус блок 15 анализа знака разности аргументов устанавливает соответственно режимы Вычитаний и Сложени . При поступлении импульса запуска на триггер 12, он устанавливает с  в единичное состо ние. Через эле мент И 13 на-входы управл емого дел тел  4 частоты и реверсивного счетч ка 9 начинают поступать импульсы с периодом TQ генератора 14 импульсов На выходе управл емого делител  4 частоты возникает последовательность импульсов с периодом. т; к; Т , где К; - коэффициент дл  делени  частоты дл  соответствующего i -го участка. Эти импульсы поступают на вход вычитающего счетчика 7. Когда вычитанлций счетчик 7, под действием импульсов делител  частоты, обнул е с , на выходе дещифратора 11 нул  возникает сигнал, устанавливающий триггер 12 в исходное состо ние. Пр этом прекращаетс  поступление через элемент И 13 импульсов с генератора 14 импульсов на вход управл емого делител  4 частоты и реверсивного счетчика 9. В реверсивном счетчике 9 регистрируетс  код, который  вл т , етс  функцией аргумента (Nj() . Устройство-прототип при выборе начальных значений аргумента и функции , как координат точки, лежащей на середине участка линейности, правильно работать не может, поскольку в этом случае дл  определени  значений функтдий в различных точках заданного участка необходимы режимы и Сложени  и Вычитани  импульсов в реверсивном счетчике, а устройство обеспечивает дл  всех точек участка лищь один, определенный по знаку угла наклона участка, режим работы. Это приводит к тому, что в точках, лежащих справа от точки определ ющей начальные значени , функци  вычисл етс  верно, а в точках которые лежат слева - неверно. Необходим анализ взаимного расположени  точки, в которой вычисл етс  значение функции и точки в которой задаютс  начальные значени . Результатом этого анализа должен  вл тьс  правильно установлениый режим работы реверсивного счетчика . Очевидно, что расположение точек можно-анализировать по знаку разности R их аргументов. Если R О, точка, в которой определ етс  значение функции, лежит справа, если - то слева. Максимальное врем  t,, необходимое дл  определени  значени  функции на том же участке предлагаемым устройством, равно 11 ,. (Mx,i-f-l- lx,0 max 5 где N, i и %, i+1 - значени  аргумента в начальных точках i-ro и j(i+1)-ro отрезков. Дл  прототипа Ь„д,Тд (N , i+1-N ,2). Таким образом, быстродействие предлагаемого устройства в 2 раза выше , чем устройства-прототипа. Это релает возможным снизить требовани  к быстродействию элементной базы и, как следствие, снизить требовани  к лини м св зи и монтажу, что ведет к удешевлению и упрощению устройства при его практической реализации.

Claims (2)

1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, три блока перезаписи, регистр, дешифратор, управляемый делитель частоты, реверсивный счетчик, блок формирования начального кода, вычитающий блок, вычитающий счетчик, дешифратор нуля, триггер и элемент И, причем управляющий вход и информационные входы первого блока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя, выходы первого блока перезаписи через регистр и дешифратор соединены с входами управляемого делителя частоты, первый выход которого соединен с управляющими входами второго и третьего блоков пере- , записи, выходы которых соединены со-, ответственно с входами реверсивного и вычитающего счетчиков, управляющий вход вычитающего счетчика соединен с вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входом установки преобразователя, а тактовый вход - с выходом элемента И и счетным входом реверсивного счетчика, входы элемента И соединены соответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразователя и выходом дешифратора нуля, выходы которого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формирования начального кода,, вторая группа выходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формирования начального кода и вторая группа входов вычитающего блока соединены с входами дешифратора и регистра соответственно, вход установки регистра соединен с вторым установочным входом преобразователя и входом установки в 0 реверсивного счетчика, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью повышения быстродействия, в него введен блок анализа знака разности аргументов, первый и вто· рой выходы которого соединены соответственно с выходом знакового разряда вычитающего блока и третьим выходом управляемого делителя частоты, первый и второй выходы блока анализ'а знака разности аргументов подключены соответственно к входам сложения и вычитания реверсивного счетчика.

2. Преобразователь по π. 1, о тличающийся тем, что блок анализа знака разности аргументов содержит три элемента НЕ и элемент >

2И-ИПИ-НЕ, причем первый вход блока анализа знака разности аргументов соединен с первым входом элемента 2И-ИЛИ-НЕ и через первый элемент НЕ с вторым входом элемента 2И-ИЛИ-НЕ, второй вход блока анализа знака соединен с третьим входом элемента

2И-ИЛИ-НЕ и через второй элемент НЕ с четвертым входом элемента 2И-ИЛИ-НЕ выход которого соединен через третий элемент НЕ с первым выходом блока, второй выход которого соединен с выходом элемента 2И-ИПИНЕ.