SU1092743A2 - Синхронизирующее устройство - Google Patents

Синхронизирующее устройство Download PDF

Info

Publication number
SU1092743A2
SU1092743A2 SU833544567A SU3544567A SU1092743A2 SU 1092743 A2 SU1092743 A2 SU 1092743A2 SU 833544567 A SU833544567 A SU 833544567A SU 3544567 A SU3544567 A SU 3544567A SU 1092743 A2 SU1092743 A2 SU 1092743A2
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
output
frequency divider
inputs
input
Prior art date
Application number
SU833544567A
Other languages
English (en)
Inventor
Вагиф Энвер Оглы Абдуллаев
Николай Аликович Мамедрзаев
Original Assignee
Институт Космических Исследований Природных Ресурсов При Научно-Производственном Объединении Космических Исследований Ан Азсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Космических Исследований Природных Ресурсов При Научно-Производственном Объединении Космических Исследований Ан Азсср filed Critical Институт Космических Исследований Природных Ресурсов При Научно-Производственном Объединении Космических Исследований Ан Азсср
Priority to SU833544567A priority Critical patent/SU1092743A2/ru
Application granted granted Critical
Publication of SU1092743A2 publication Critical patent/SU1092743A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

СИНХРОНИЗИРУЮЩЕЕ УСТРОЙСТВО, по авт. св. № 633152, отличающеес  тем, что, с целью повышени  точности синхронизации путем прив зки импульса сброса делител  частоты к началу приема информационного импульса, в него введены последовательно соединенные второй элемент ИЛИ и R5 -триггер запуска, выход которого Подсоединен к дополнительному входу делител  частоты, выход которого подсоединен к входу Сброс iRS-триггера запуска, а первый и второй входы второго элемента ИЛИ подключены к первым входам первого и второго счетчиков соответственно. Cmi)o5. импульсы

Description

1 Изобретение относитс  к св зи и может использоватьс  в устройстве п редачи дискретной информации. По основному авт. св. № 633152 известно синхронизирующее устройство содержащее последовательно соединенные генератор, делитель частоты и блок задержки, а также входной блок первый и второй счетчики, первый и второй триггеры и элемент ИЛИ, при чем выход генератора через входной блок подключен к первым входам первого и второго счетчиков, к вторым входам которых подключен выход делител  частоты, а выходы первого и вто рого счетчиков подключены к входам первого триггера и элемента ИЛИ, выход которого подключен к входу второго триггера, к другому входу которого подключен выход делител  частоты , а выход второго триггера подключен к другому входу входного блокам Недостатком этого устройства  вл етс  низка  точность синхронизации , обусловленна  тем, что по вление импульса сброса на выходе делител  частоты не св зано по времени с началом приема информационного импульса . Цель изобретени  - повышение точности синхронизации путем.прив зки импульса сброса делител  частоты к началу приема информационного импуль са. Цель достигаетс  тем, что в синхронизирующее устройство, содержащее последовательно соединенные генерато делитель частоты и блок задержки, а также входной блок, первьй и второй счетчики, первый и второй триггеры и элемент ИЛИ, причем выход генератора через входной блок подключен к первым входам первого и второго счётчиков, к вторым входам которых под.кпючен выход делител  частоты, а выходы первого и второго счетчиков подключены к входам первого триггера и элемента ИЛИ, выход которого подкл очен к входу второго триггера, к другому входу которого подключен выход делител  частоты, а выход втррого триггера подключен к другому входу входного блока, введены последовательно соединенные второй элемент ИЛИ и R5-триггер запуска, выход которого подсоединен к дополнительному входу делител  частоты, выход которого подсоединен к входу 432 Сброс RS-триггера запуска, а первый и второй входы второго элемента ИЛИ подключены к первым входам первого и второго счетчиков соответстТвенно . На чертеже представлена структурно-электрическа  схема синхронизирующего устройства. Снихронизирующее устройство содержит генератор 1, делитель 2 частоты, входной блок 3, содержащий элементы И 4-6 и элемент НЕ 7, первый и второй счетчики 8 и 9, первый и второй триггеры 19 и 11, первый и второй элементы ИЛИ 12 и 13, RS -триггер 14 запуска и блок 15 задержки. Синхронизирующее устройство работает следующим образом. В начальный момент счетчики 8 и 9, триггеры 10 и RS -триггер 14 запуска наход тс  в нулевом состо нии , а триггер 11 - в единичном состо нии , в результате делитель частоты 2 отключен, а элемент И 4 открыт дл  прохождени  информационных импульсов. Если на вход устройства поступает импульс - Информационна  единица , то он открывает элемент И 5. Импульсы генератора 1 с частотой через элементы И 4 и 5 поступают на вход считающего до m счетчика 8 и через элемент ИЛИ 13 на S-вход RS-триггера 14 запуска, который устанавливаетс  в единичное состо ние, разреша , тем самым, работать делителю частоты 2. После т-го импульса генератора 1 на выходе счетчика 8 по вл етс  импульс ,- которым триггер 10 устанавливаетс  в единичное состо ние, что соответствует по влению на выходе синхронизирующего устройства Информационной единицы. Этот же импульс устанавливает через элемент ИЛИ 12 триггер 11 в нулевое состо ние , при этом элемент И 4 закрываетс  и импульсы генератора 1 не поступают на счетчик 8, а п-ый импульс гененатора 1 (первый импульс с выхода делител  2) возвращает счетчик 8, триггер 11 и RS-триггер 14 запуска в исходное состо ние. При поступлении Информационного нул  работа синхронизирующего устройства происходит аналогично, только импульсы генератора 1 проход т через элемент И 6 на счетчик 9.
Э 10927434
Блок 15 задержки обеспечивает спечивает высокую точность синхропопадание строОирутощих импульсов нанизации благодар  строго фиксировансередину информационных импульсов.ному положению импульса сброса с
Технико-экономическа  эффектив-выхода делител  частоты относительность изобретени  заключаетс  в том,5 ° начала приема информационного имчто синхронизирующее устройство обе-пульса.

Claims (1)

  1. СИНХРОНИЗИРУЮЩЕЕ УСТРОЙСТВО, по авт. св. № 633152, отличающееся тем, что, с целью повышения точности синхронизации путем привязки импульса сброса делителя частоты к началу приема информационного импульса, в него введены последовательно соединенные второй элемент ИЛИ и RS -триггер запуска, выход которого подсоединен к дополнительному входу делителя частоты, выход которого подсоединен к входу Сброс RS-триггера запуска, а первый и второй входы второго элемента ИЛИ подключены к первым входам первого и второго счетчиков соответственно.
    >
SU833544567A 1983-01-13 1983-01-13 Синхронизирующее устройство SU1092743A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833544567A SU1092743A2 (ru) 1983-01-13 1983-01-13 Синхронизирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833544567A SU1092743A2 (ru) 1983-01-13 1983-01-13 Синхронизирующее устройство

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU633152A Addition SU130571A1 (ru) 1959-07-08 1959-07-08 Многозазорный искровой разр дник

Publications (1)

Publication Number Publication Date
SU1092743A2 true SU1092743A2 (ru) 1984-05-15

Family

ID=21046958

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833544567A SU1092743A2 (ru) 1983-01-13 1983-01-13 Синхронизирующее устройство

Country Status (1)

Country Link
SU (1) SU1092743A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СС № 633152, кл. И 04 L 7/02, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
SU1092743A2 (ru) Синхронизирующее устройство
SU1285581A2 (ru) Устройство дл синхронизации импульсов
SU1190501A1 (ru) Устройство дл синхронизации импульсов
SU633152A1 (ru) Синхронизирующее устройство
SU1106008A1 (ru) Селектор серий импульсов по длительности
SU1085004A1 (ru) Устройство синхронизации
SU1480139A1 (ru) Устройство синхронизации шумоподобных сигналов по задержке
SU1298943A1 (ru) Приемник биимпульсного сигнала
SU1476453A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU1160550A1 (ru) Формирователь одиночного импульса
RU1827719C (ru) Анализатор состо ни канала множественного доступа
SU1195437A1 (ru) Устройство выделени первого и последнего импульсов в пачке
SU450339A1 (ru) Временной селектор
SU777882A1 (ru) Устройство коррекции фазы
SU1070687A1 (ru) Устройство дл синхронизации импульсов
SU1372606A1 (ru) Селектор импульсной последовательности
SU917324A1 (ru) Устройство дл синхронизации импульсов
SU1367143A1 (ru) Устройство задержки пр моугольных импульсов
SU746885A1 (ru) Умножитель частоты
SU1046922A1 (ru) Генератор опорной частоты
SU489238A1 (ru) Устройство фазировани регенераторов цифрового сигнала дл радиоканалов
SU399999A1 (ru) УСТРОЙСТВО дл ДЕМОДУЛЯЦИИ ЧАСТОТНО- МАНИПУЛИРОВАННЫХ СИГНАЛОВ
SU744951A1 (ru) Пересчетное устройство
SU907817A1 (ru) Устройство оценки сигнала
SU1182517A1 (ru) Врем -задающее устройство