SU1091344A1

SU1091344A1 - Threshold element

Info

Publication number: SU1091344A1
Application number: SU823456032A
Authority: SU
Inventors: Олег Николаевич Музыченко; Николай Тимофеевич Музыченко
Original assignee: Ленинградское Высшее Артиллерийское Командное Училище Им.Красного Октября
Priority date: 1982-06-23
Filing date: 1982-06-23
Publication date: 1984-05-07

Abstract

1. ПОРОГОВЬЙ ЭЛЕМЕНТ, содержащий генератор тактовых импульсов , счетный узел, К разр дов распределител , где К - число входов, D -триггер и элемент ИЛИ, входы которого соединены с выходами разр дов распределител , тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с D -входом D -триггера, выход которого соединен с выходом порогового элемента, о т личающий .с тем, что, с. целью повышени быстродействи , в него введень К блоков -коммутаций, К +1-Й и К +2-Й разр ды распределител и блок сброса, первый и второй выходы которого соединены соответ ственно с тактовым входом D-триггера и входом сброса счетного узла,который соединен с входами сброса разр дов распределител , тактовые входы k+1-го иК+2-го разр дов распределител соединены с выходом генератора тактовых импульсов,счетный .ратора тактовых импульсов,счетный вход счетного узла соединен с выходом элемента ИЛИ, выход К+1-го разр да распределител соединен с первым входом блока сброса, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового злемента соединены с информационными входами блоков коммутации, управл ющие гаииы М-го блока коммутации, где 1, 2...,k , соединены с управл ющими выводами М -го разр да распределител , первые и вторые управл ющие выводы К+1-ГО разр да распределител соединены соответственно с выходами переноса К-го блока коммутации i и с первыми управл ющими выводами К+2-ГО разр да распределител , вто (Л рые управл ющие выводы которого соединены с входами переноса первого блока коммутации, выходы переноса ка адого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутаUD ции. 2, Элемент по п.1, отлича:о ющий с тем, что разр д распре4:: делител содержит триггер и два 4 элемента И-НЕ, причем выход первого элемента И-НЕ соединен с входом сброса триггера, пр мой выход которого соединен с первым входом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с тактовым входом разр да распределител и первым входом первого эле мента И-НЕ, управл ющие выводы разр да распределител соединены с входом установки триггера, инверсным выходом триггера, третьим входом второго элемента И-НЕ, пр мым вы1. THE THRESHOLD ELEMENT, containing a clock pulse generator, a counting node, K distributor bits, where K is the number of inputs, D is a trigger and an OR element, whose inputs are connected to the outputs of the distributor bits, the clock inputs of which are connected to the clock pulse generator output, and the output of the counting node is connected to the D-input of the D-trigger, the output of which is connected to the output of the threshold element, which is distinct from that, c. in order to increase speed, in it we introduce K -commutation blocks, K + 1-Y and K + 2-Y bits of the distributor and a reset unit, the first and second outputs of which are connected respectively to the clock input of the D-trigger and the reset input of the counting node, which is connected to the reset inputs of the distributor bits, clock inputs k + 1 of the IR + 2 bits of the distributor are connected to the output of the clock generator, the counting clock pulse generator, the counting input of the counting node is connected to the output of the OR element, output K + 1st bit distributor connected the first input of the reset unit, the second and third inputs of which are connected respectively to the output of the clock generator and the output of the counting node, the inputs of the threshold element are connected to the information inputs of the switching units that control the M-th switching unit, where 1, 2 ..., k , are connected to the control terminals of the M-th distributor, the first and second control leads K + 1-TH of the distributor are connected respectively to the transfer outputs of the K-th switching unit i and the first control leads K + 2-TH to yes rasp the limiter, the second (the L ile control terminals of which are connected to the transfer inputs of the first switching unit, the transfer outputs of one of the switching units, except the last one, are connected to the transfer inputs of the next switching unit. 2, The element according to claim 1, distinguishing: that the distribution of the distributor: the divider comprises a trigger and two 4 AND-NOT elements, the output of the first AND-NOT element connected to the reset input of the trigger, the direct output of which is connected The first input and output of the first IS element, the second input and output of which are connected respectively to the clock input of the distributor discharge and the first input of the first IS element, control distributor discharge terminals are connected to the trigger installation input, the inverse trigger output, the third input the second element AND-NOT, direct to

Description

ходом триггера, выходом второго элемента И-НЕ и вторым входом первого элемента И-НЕ,trigger trigger, the output of the second element NAND and the second input of the first element NAND,

3,Элемент поп.2,отлича ю Щ и и с тем, что в разр дах распределител с первого по К -ft выход соединен с установочным входом триггера, а вход сброса дл разр дов распределител с первого nok-Hсоединен с дополнительным входом сброса триггера, в К+1-м разр де распределител выход соединен с пр мым выходом триггера, а в последнем разр де вход сброса соединен3, Element pop.2, which is different from the fact that in the first to K -ft distributor bits, the output is connected to the trigger setup input, and the reset input for the distributor bits from the first nok-H is connected to the auxiliary trigger reset input , in the K + 1 th distributor discharge, the output is connected to the forward trigger output, and in the last discharge, the reset input is connected

с дополнительным входом установки триггера.with an additional trigger setup input.

4,Элемент поп.1,отличающ и и с тем, что блок коммутации содержит три коммутатора, информационные входы которых соединены с информационным входом блока коммутации , входы переноса которого соединены с входами переноса первого и второго коммутаторов и выходом переноса третьего коммутатора, выходы переноса блока коммута11;ии соединены с выходами переноса первого и второго коммутаторов и входом переноса третьего коммутатора, а управл ющие тины блока коммутации соединены с вьшодами управлени коммутаторов .4, Element pop.1, which differs from the fact that the switching unit contains three switches, the information inputs of which are connected to the information input of the switching block, the transfer inputs of which are connected to the transfer inputs of the first and second switches and the transfer output of the third switch, the transfer outputs switches 11; they are connected to the transfer outputs of the first and second switches and the transfer input of the third switch, and the control units of the switching unit are connected to the switch control outputs.

5,Элемент по п.4, о т л и ч а ющ и и с тем, что коммутатор содержит два элемента ЗАПРЕТ, элемент И-НЕ с инверсными входами и элемент И, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с пр мыми входами элементов ЗАПРЕТ и первым входом элемента И-НЕ с инверсными входами, второй вход и выход которог соединены соответственно с входом переноса коммутатора и первым входом элемента И, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ, а выводы управлени коммутатора соединены с инверсньЕм входом первого элемента ЗАПРЕТ и выходом второго элемента ЗАПРЕТ.5, The element according to claim 4, that is, the switchboard contains two BANKS, the NAND element with inverse inputs and the AND element, the output of which is connected to the transfer output of the switch, whose information input is connected with the direct inputs of the BANNER element and the first input of the NAND element with inverse inputs, the second input and output are connected to the transfer input of the switch and the first input of the AND element, the second input of which is connected to the output of the first BAN element, the transfer input of the switch is connected to the inverse entrance The second BAN element is omitted, and the switch control terminals are connected to the inverse of the first BAN element and the output of the second BAN element.

6. Элемент поп.1,отличатщ и и с тем, что блок сброса содержит элемент И, элемент ИЛИ и элемент ЗАПРЕТ, причем первый вход блока сброса соединен с первым входом элемента ИЛИ, выход которого соединен с первыми входами элементов И и ЗАПРЕТ, выходы которых соединены соответственно с первым и вторым выходами блока сброса, второй и третий входы которого соединены с вторым входом элемента И и вторым входом элемента ИЛИ, а второй инверсный вход элемента ЗАПРЕТ соеди -иен с ВТОРЫМ входом блока сброса.6. Element pop. 1, different from the fact that the reset unit contains the element AND, the element OR and the element BAN, the first input of the reset unit connected to the first input of the element OR, the output of which is connected to the first inputs of the elements AND and BAN, exits which are connected respectively to the first and second outputs of the reset unit, the second and third inputs of which are connected to the second input of the element AND and the second input of the OR element, and the second inverse input of the BAN element connects to the SECOND input of the reset unit.

1one

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл построени различных устройств обработки дискретной информации.The invention relates to automation and computing and can be used to build various devices for processing discrete information.

Известен пороговый элемент, содержащий генератор тактовых импульсов, сканирующий мультиплексор, состо щий из регистра сдвига, соединенного выходами с входами группы элементов И, вторые входы которых вл ютс входами порогового элемента, а выходы соединены с входами элемента ИЛИ, выходы мультиплексора соединены с входом накопител , состо щего из регистра сдвига или счетчика с детектором, и выходного триггера , информационньй вход которого соединен с выходом накопител ij .A known threshold element comprising a clock generator, a scanning multiplexer consisting of a shift register connected by outputs to inputs of a group of elements AND, the second inputs of which are inputs of a threshold element, and outputs connected to inputs of an OR element, outputs of a multiplexer are connected to an input of a storage device, consisting of a shift register or counter with a detector, and an output trigger, whose information input is connected to the output of accumulator ij.

Недостатком этого порогового элемента вл етс относительно низкое быстродействие,The disadvantage of this threshold element is the relatively slow response time.

Наиболее близким техническим решением к предложенному вл етс пороговый элемент, содержащий генератор тактовых импульсов, счетный узел, К разр дов распределител , где К число входов, D-триггер и элемент ИЛИ, входы которого соединены с выходами разр дов распределител ,тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с D-входом D-триггсра, выход которого 3 соединен с выходом порогового элемента zj. Недостатком этого порогового эле мента вл етс относительно низкое быстродействие. Цель изобретени - повьпиение быстродействи порогового элемента. Поставленна цель достигаетс тем, что в пороговый элемент, содер жащий генератор тактовых импульсов, счетный узел, k разр дов распределител , где k - число входов, D-три гер и .элемент ИЛИ, входы которого соединены с выходами разр дов распределител , тактовые входы которых соединены с выходом генератора тактовых , импульсов, а выход счетного узла соединен с D-входом U-триггера выход которого соединен с выходом порогового элемента, введено К блоков коммутации, К+1-й и К+2-й разр ды распределител и блок сброса, первый и второй выходы которого сое динены соответственно с тактовым входом П-триггера и входом сброса счетного узла, который соединен с входами сброса разр дов распределител , тактовые входы..К+1-го и К+2-г разр дов распределител соединены с выходом генератора тактовых импульсов , счетный вход счетного узла соединен с выходом элемента ИЛР1, выход К+1-ГО разр да распределител соединен с первым входом блока сбро са, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового элемента соединены с информаци онными входами блоков коммутации, управл ющие шины М-го блока коммутации , где М ,2,...,К , соединены с управл ющими выводами М-го раз р да распределител , первые и вторы управл ющие выводы К+1-го разр да распределител соединены соответственно с вьгходами переноса К -го блока коммутации и с первыми управл ющими выводами К+2-ГО разр да рас пределител , вторые управл ющие выводы которого соединены с входами переноса первого блока коммутации, выходы переноса каждого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутации. Разр д распределител содержит триггер и два элемента И-НЕ, причем 44 выход первого элемента И-HR соединен с входом сброса триггера, пр мой выход которого соединен с первым входом вто|зого элемента И-НЕ, второй вход и выход которого соединены соответственно с тактовым входом разр да распределител и первым входом первого элемента , управл ю-, щие выводы разр да : распределител соединены с входом установки триггера , инверсным выходом триггера, третьим входом второго элемента Й-НЕ, пр мым выходом триггера,третьим входом второго элемента И-НЕ, пр мым выходом триггера, выходом второго элемента И-НЕ и вторьм входом пер вого элемента И-НЕ. Кроме того, в разр дах распределител с перйого К-й выход соеди ,нен с установочным входом триггера, а вход сброса дл разр довраспределител с первого по К+5-Й соединен с дополнительным входом сброса триггера,в К+1-м разр де распределител выход соединен с пр мым выходом триггера, а в последнем разр де вход сброса соединен с дополнительным входом установки триггера, Блок коммутации содержит три коммутатора , информационные входы которых соединены с информационным входом блока коммутации, входы переноса которого соединены с входами переноса первого и второго коммутаторов и выходом переноса третьего коммутатора, выходы переноса блока коммутации соединены с вьгходами переноса первого и второго коммутаторов и входом переноса третьего коммутатора, а управл ющие гаины блока коммутации соединены с выводами управлени коммутаторов. Коммутатор содержит два элемента ЗАПРЕТ, элемент И-НЕ с инверсными входами и элемент И, выход которого соединен с выходом переноса коммутатора , информационный вход которого соединен с пр мыми входами элементов ЗАПРЕТ и первым входом э.пемента И-НЕ с инверсными входами, второй вход и выход которого соединены соответственно с входом переноса коммутатора и первым входом элемента И, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ, а выводы управлени коммутатора соедийены с инверсным входом первого элемента ЗАПРЕТ и выходом второго элеме та ЗАПРЕТ. Блок сброса содержит элемент И, элемент ИЛИ и элемент ЗАПРЕТ, причем первый вход блока сброса соединен с первым входом элемента ИЛИ, выход которого соединен с первыми входами элементов И и ЗАПРЕТ, выходы которых соединены соответственно с первым и вторым выходами блока сброса, второй и третий входы которого соединены с вторым входом элемента И и вторым входом элемента ИЛИ, а второй инверсный вход элемента ЗАПРЕТ соеди нен с вторым входом блока сброса. На фиг.1 показана структурна схема порогового элемента; на фиг.2 структурные схемы разр да паспределител и блока коммутации,- на фиг.З и А - примеры реализации коммутаторов , на фиг.5 - структурна схема счетного узла; на фиг.6 - структурна схема блока сброса. Пороговый элемент содержит генератор 1 тактовых импульсов, счетный узел 2, К+2 разр дов распреде|лител , где К - число входов , D-триггер 4, К блоков коммутации , блок 6 сброса и элемен ИЛИ 7, входы которого соединены с выходами разр дов распределител , тактовые входы которых соединены с выходом генератора t тактовых импульсов,а выход счетного узла 2 соединен с D-входом D-триггера 4, выход которого соединен с выходом 8 порогового элемента. Первый и второй выхода блока 6 сброса соединены соответственно с тактовым входом D-триггера и входом сброса счетного узла 2, который сое динен с входами сброса разр дов рас пределител , тактовые вхо ды K+l-ro, и К+2-ГО раз р дов распределител соединены с выходом генератора 1 тактовых импульсов , счетный вход счетного узла 2 соединен с выходом элемента ИЛИ 7 выход К+1-ГО разр да распределител соединен с первым входом блока 6 сброса, второй и третий входы которого соединены соответственно с выходом генератора I тактовых импульсов и выходом счетного узла 2, входы 9 порогового элемента соединены с информационными входами блоков коммутации , управл ющие шины М-го блока и коммутации , где ,2,...,К, соединены с управл ющими выводами М-го разр да распределител , управл ющие выводы К+1-ГО разр да распределител соединены с выходами переноса К-го блока коммутации и управл ющими выводами К+2-го разр да распределител , которые соединены с входами переноса первого блока коммутации , выходы переноса каждого из блоков коммутации,кроме последнего , соединены с входами переноса следующего блока коммут ации о Разр д распределител содержит триггер 10 и два элемента И-НЕ 11 и 12, выход первого элемента И-НЕ соединен с входом сброса триггера 10,пр мой выход которого, соединен с первь м входом второго элемента И-НЕ 12, второй вход и выход которого соединены соответственно с тактовым входом разр да распределител и первым входом первого элемента И-НЕ 11,управл ющие выводы разр да распределител соединены с входом установки триггера 10, инверсным выходом триггера 10, третьим входом второго элемента И-НЕ 12, пр мым выходом триггера, выходом второго элемента И-НЕ 12 и вторым входом первого элемента И-НЕ II. В разр дах распределител с первого по К-й выход соединен с установочным входом триггера 10, а вход сброса дл разр дов распределител с первого по К+1-Й соединен с дополнительным входом сброса триггера 10, в разр де распределител выход соединен ,с пр мым выходом триггера 10, а в последнем разр де вход сброса соединен с дополнительным входом установки триггера 10. Блок коммутации содержит три коммутатора , информационные входы которых соединены с информационным входом 14 блока коммутации, входы переноса 15 которого соединены с входами переноса первого и второго коммутатора и выходом переноса третьего коммутатора , выходы переноса 16 блока коммутации соединены с выходами переноса первого и второго 13 2 комм таторов и входом переноса третьего коммутатора, а управл ющие гаиныThe closest technical solution to the proposed is a threshold element containing a clock pulse generator, a counting node, K distributor bits, where K is the number of inputs, D-trigger and OR element, whose inputs are connected to the outputs of the distributor bits, the clock inputs of which are connected to the output of the clock generator, and the output of the counting node is connected to the D-input of the D-trigger, the output of which 3 is connected to the output of the threshold element zj. The disadvantage of this threshold element is the relatively slow response time. The purpose of the invention is to increase the speed of the threshold element. The goal is achieved by the fact that the threshold element containing the clock pulse generator, the counting node, the k bits of the distributor, where k is the number of inputs, D is three germs, and the OR element whose inputs are connected to the outputs of the bits of the distributor, clock inputs which are connected to the output of the clock generator, pulses, and the output of the counting node is connected to the D-input of the U-flip-flop, the output of which is connected to the output of the threshold element, entered K switching units, K + 1-th and K + 2-nd distributor discharge and block reset, the first and second outputs of which soy Dineny, respectively, with the clock input of the P-trigger and the reset input of the counting node, which is connected to the reset inputs of the distributor bits, clock inputs .. K + 1 and K + 2-g distributor bits are connected to the output of the clock generator, the counting input the counting node is connected to the output of the ILR1 element, the K + 1-th discharge output of the distributor is connected to the first input of the reset unit, the second and third inputs of which are connected respectively to the output of the clock generator and the output of the counting node, the inputs of the threshold element are connected to the information inputs of the switching unit, the control buses of the M-th switching unit, where M, 2, ..., K, are connected to the control terminals of the M-th time of the distributor row, the first and second control terminals K + 1-st the distributor bit is connected respectively to the transfer inputs of the K-th switching unit and to the first control terminals of the K + 2D distribution distributor, the second control outputs of which are connected to the transfer inputs of the first switching unit, the transfer outputs of each of the switching units, except last connected to the entrances of the transfer sa next switching unit. The distributor discharge contains a trigger and two NAND elements, with the 44 output of the first AND HR element connected to the reset trigger input, the direct output of which is connected to the first input of the second NAND element, the second input and output of which are connected respectively to the clock input of the discharge valve and the first input of the first element; the control and discharge terminals: the valve is connected to the trigger setup input, the inverse trigger output, the third input of the second H – NE element, the forward trigger output, the third input of the second I- element E direct trigger output, the output of the second AND-NO element and vtorm entrance lane Vågå AND-NO element. In addition, in the distributor bits from the first K-th output, the connector is connected to the trigger input, and the reset input for the first-to-K + 5-Y discharge distributor is connected to the auxiliary trigger reset input, in the K + 1 st discharge the distributor output is connected to the forward output of the trigger, and in the last discharge the reset input is connected to the auxiliary input of the trigger installation. The switching unit contains three switches, whose information inputs are connected to the information input of the switching unit, the transfer inputs of which are connected the transfer of the first and second switches and the transfer output of the third switch, the transfer outputs of the switching unit are connected to the transfer inputs of the first and second switches and the transfer input of the third switch, and the control gins of the switching unit are connected to the control outputs of the switches. The switchboard contains two BANKS, an NAND element with inverse inputs and an AND element, the output of which is connected to the transfer output of the switch, whose information input is connected to the direct inputs of the BANNER element and the first input of the EID element with inverse inputs, the second input and the output of which is connected respectively to the transfer input of the switch and the first input of the element I, the second input of which is connected to the output of the first element BAN, the transfer input of the switch is connected to the inverse input of the second element BAN, and the control terminals tim soediyeny switch with an inverted input of the first inverted input element and the output element a second inverted. The reset unit contains the element AND, the element OR, and the element BAN, the first input of the reset unit connected to the first input of the element OR, the output of which is connected to the first inputs of the elements AND and BAN, the outputs of which are connected respectively to the first and second outputs of the reset unit, the second and third the inputs of which are connected to the second input of the AND element and the second input of the OR element, and the second inverse input of the BANCH element is connected to the second input of the reset unit. FIG. 1 shows a block diagram of a threshold element; in Fig.2, block diagrams of the distribution of the distributor and the switching unit, in Fig. 3 and A are examples of the implementation of the switches, in Fig. 5 the block diagram of the counting node; figure 6 - block diagram of the reset unit. The threshold element contains 1 clock pulse generator, counting node 2, K + 2 bits of the distribution, where K is the number of inputs, D-flip-flop 4, K switching units, reset unit 6 and OR 7 elements, which inputs are connected to the outputs of the The distributor has clock inputs which are connected to the generator output t clock pulses, and the output of the counting node 2 is connected to the D input of the D flip-flop 4, the output of which is connected to the output 8 of the threshold element. The first and second outputs of the reset unit 6 are connected respectively to the clock input of the D-flip-flop and the reset input of the counting node 2, which is connected to the reset inputs of the distributor bits, clock inputs K + l-ro, and K + 2-D times p The distributor pins are connected to the generator 1 clock pulse output, the counting input of the counting node 2 is connected to the output of the OR element 7, the K + 1-th discharge switch output is connected to the first input of the reset unit 6, the second and third inputs of which are connected respectively to the generator I clock output pulses and output counts Node 2, inputs 9 of the threshold element are connected to information inputs of switching units, control buses of the M-th block and switching, where, 2, ..., K, are connected to control terminals of the M-th distributor, control terminals K + 1-th distribution bit of the distributor is connected to the transfer outputs of the K-th switching unit and control terminals of the K + 2nd distribution distributor, which are connected to the transfer inputs of the first switching unit, the transfer outputs of each of the switching units, except the last, are connected with next block transfer inputs The commutation of the distributor discharge contains trigger 10 and two NAND elements 11 and 12, the output of the first NAND element is connected to the reset input of the trigger 10, the direct output of which is connected to the first input of the second element NAND 12, the second input and output of which are connected respectively to the clock input of the discharge of the distributor and the first input of the first element NAND 11; the control outputs of the discharge of the distributor are connected to the input of the trigger 10, the inverse output of the trigger 10, the third input of the second AND 12, 12 direct trigger output, output torogo AND-NO element 12 and a second input of the first AND-NO element II. In the bits of the distributor from the first to the K-th output is connected to the setup input of the trigger 10, and the reset input for the bits of the distributor from the first to K + 1-D is connected to the additional reset input of the trigger 10, to the discharge of the distributor the output is connected to the pr The output of the trigger 10, and in the last discharge, the reset input is connected to the auxiliary input of the trigger installation 10. The switching unit contains three switches, whose information inputs are connected to the information input 14 of the switching unit, whose transfer inputs 15 are connected to the input switches wasp first and second switch and the output of the third transfer switch 16 switching block transferring outputs connected to outputs of the first and second transfer February 13 commutator and input of the third transfer switch, and the control guides Gaina

блока коммутации соединены с выводами управлени коммутаторов Один из вариантов реализации коммутатора (фиг.З) содержит два элемента ЗАПРЕТ 17 и 18, элемент И-ИЕ 19 с инверсными входами и элемент И 20, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с пр ммми входами элементов ЗАПРЕТ 17 и 18 и первым входом элемента И-НЕ 19 с инвесрными входами, второй вход и выход которого соед;- ;-:ены соответственно с входом переноса коммутатора и первым входом элемента И 20, второй вход которого соединен с выходом первого элемента ЗАПРЕТ 17, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ 18, а выводы управлени коммутатора соединены с инверсным входом первого элемента ЗЛПТЕТ 17 и выходом второго элемента ЗАПРЕТ 18. Вариант структурной схемы коммутатора на Лиг.4 имеет аналогичную конструкцию с точностью до инверсии входных и выходных сигналов и содержит элементы ЗАПРЕТ 21, два элемента II 22 и 23 и элемент ИЛИ 24.The switching unit is connected to the control terminals of the switches. One of the options for implementing the switch (Fig. 3) contains two BANKS 17 and 18 elements, an element AND II 19 with inverse inputs and an element 20, the output of which is connected to the transfer output of the switch, whose information input is connected with the proprietary inputs of the elements BANCH 17 and 18 and the first input of the element AND-NOT 19 with investment inputs, the second input and the output of which are connected; -; -: En respectively with the switch transfer input and the first input of the element 20, the second input of which is connected to way out the first element BANCH 17, the transfer input of the switch is connected to the inverse input of the second element BANGE 18, and the switch control terminals are connected to the inverse input of the first element ZLPETET 17 and the output of the second element BANE 18. The switch 4 structural diagram has a similar design inversion of input and output signals and contains the elements of the prohibition 21, two elements II 22 and 23 and the element OR 24.

Счетный уэел содержит счетчик 25 и дешифратор 26, выход и входы которого соединены соответственно с В1)1ходом счетного уэла и выходами счетчика 25, счетный вход и вход сброса соединены с одноименными входами счетного узла. Блок сброса содержит элемент И 27, элемент ИЛИ 28 и элемент ЗАПРЕТ 29, первый вход блока сброса соединен с первым входом элемента ИЛИ 28, выход которого соединен с первыми входами элементов И 27 к ЗАПРЕТ 29, выходы которых соединены соответственно с первым и вторым выходами блока сброса, а второй и третий входы которого соединены с вторым входом элемента И 27 и вторым входом элемента ИЛИ 28, а второй инверсный вход элемента ЗАПРЕТ 29 соединен с вторым входом блока сброса..The counting circuit contains a counter 25 and a decoder 26, the output and inputs of which are connected respectively to B1) with the input of the counting drive and the outputs of the counter 25, the counting input and the reset input are connected to the same inputs of the counting node. The reset unit contains AND 27, OR 28 and BAN 29, the first input of the reset block is connected to the first input of the OR 28 element, the output of which is connected to the first inputs of the AND elements 27 to BAN 29, the outputs of which are connected respectively to the first and second outputs of the block reset, and the second and third inputs of which are connected to the second input element And 27 and the second input element OR 28, and the second inverse input of the element BAN 29 is connected to the second input of the reset unit ..

Функционирование порогового элемента происходит следующим образом,The functioning of the threshold element is as follows

В исходном состо нии счетный узел 2 и разр ды распределител и триггер 4 сбропены. При этом в единичном состо нии находитс разр д 3-(К+2) распределител , а остальные разр ды в нулевом. Разр ды In the initial state, the counter node 2 and the distributor bits and the trigger 4 are dropped. In this case, in the unit state there is a discharge of the 3- (K + 2) distributor, and the remaining bits in the zero. Discharges

К+2 распределител с блоками коммутации , и элементом И.ПИ 7 образуют управл емый сканирутогдий мультиплексор , который в течение цикла работы опрашивает все входы 9 порогового элемента, на которые поданы единичные потенциалы, а точнее, формирует на выходе элемента ИЛТ1 7 последовательность из п единичньгх импульсов , где га - число единичных логических сигнапов на входах 9 порогового элемента, т.е. преобразует количество единичных логических сигналов на входах 9 в унитарный код. Последнее осуществл етс следующим образом.K + 2 distributors with switching units and with the element I.PI 7 form a scrolling-controlled multiplexer that interrogates all inputs 9 of the threshold element for which the unit potentials are fed, and more precisely, generates the output ILT1 7 at the output of unit pulses, where ha is the number of single logic signals at the inputs of the 9th threshold element, i.e. converts the number of single logical signals at inputs 9 into a unitary code. The latter is carried out as follows.

Если на входную пину подан нулевой логический сигнал, то блок . коммутации отключает входы и выходы разр да распределител и работает в режиме трансл ции сигналов , постуттагаигих на его входы с выходов блоков 5(i+I) и5 (i-l коммутации на входы блоков 5 (1-1) и 5() соответственно.Если Х- 1, то блок коммутации подключает входы и выходы разр да 3-L распределител к входу и выходам блока 5(i-l) и 5(i-i-l) коммутации . В результате все разр ды распределител , дл которых X j О оказываютс отключены и образуетс распределитель только из разр дов, дл которых X 1. При подаче тактовых импульсов осуществл етс последовательное формирование на выходе элемента ИЛИ 2 импульсов по числу разр дов входного кода, дл которых 1 . Таким образом исключаетс опрос входных 1ЧИН, дл которых Х 0 что и обеспечивает повьт1ение быстродействи . Нормируемые на выходе элемента ИЛИ 7 импульсы считаютс счетным узлом 2. Функционирование, таким образом, происходит либо до заполнени счетного узла 2, что имеет место при X, Q , ттибо до опроса всех входов , при S Х i а , где а - порог.If a zero logical signal is applied to the input pin, then a block. switching disconnects the inputs and outputs of the distributor bit and operates in the mode of transmitting signals postuttagiah to its inputs from the outputs of blocks 5 (i + I) and 5 (il switching to the inputs of blocks 5 (1-1) and 5 (), respectively. If X - 1, the switching unit connects the inputs and outputs of the discharge of the 3-L distributor to the inputs and outputs of the switching unit 5 (il) and 5 (iil). As a result, all the bits of the distributor for which X j O are turned off and a distributor is formed of the bits for which X 1. When the clock pulses are applied, the sequence e forming an output of an element OR 2 pulses according to the number of bits of the input code, for which 1. Thus interrogating the input 1 PINS is eliminated, for which X 0 which ensures the performance improvement. Normalized at the output of the element OR 7 pulses are considered a counting node 2. The operation, thus, it occurs either before filling the counting node 2, which takes place at X, Q, ttibo before polling all inputs, at S x i a, where a is the threshold.

3 первом случае при заполнении счетного узла 2 в момент при/сода на его вход а -го импульса на его выходе формируетс единичный логический сигнал, который поступает на вход D-триггера 4 и третий вход блока сброса 6. При этом на выходе блок сброса 6, соединенном с входом разрешени записи П-триггера 4, формируетс разрешающий сигнал и на выход3 the first case when filling the counting node 2 at the time of / soda at its input of the a-th pulse, a single logic signal is generated at its output, which is fed to the input of the D-flip-flop 4 and the third input of the reset unit 6. The output of the reset unit 6 connected to the write enable input of the P-flip-flop 4, an enable signal is generated and output

90919091

D-rpiirrepa 4 по вл етс единичный , логический сигнал. По окончании тактового импульса разрешающий сигнал 1 иа выходе блока сброса 6, соединенном с входом триггера 4, пропадает, а на 5 его втором выходе по вл етс сигнал сброса,/поступающий иа входы,-сброса разр дов распределител импульсов и счетного узла 2, устанавлива их в исходное состо ние. По«сле сброса ю счетного узла 2 единичт.; логический сигнал на его выходе пропадает и сигнал сброса на втором выходе блока 6 сброса оканчиваетс .D-rpiirrepa 4 comes in a single, logical signal. At the end of the clock pulse, the enable signal 1 and the output of the reset unit 6 connected to the trigger input 4 disappears, and a reset signal appears on the second output 5, the incoming and the incoming inputs, a reset of the pulse distributor and the counting node 2, is set them in their original condition. By “after resetting the counting node 2 units; the logical signal at its output disappears and the reset signal at the second output of the reset unit 6 ends.

Во втором случае Х а заполнени is счетного узла 2 не происходит. Единичный сигнал поступает на блок 6 сброса свыхола разр да 3(п+) распределител после опроса последнего вхо- , да в момент прихода очередного 20 тактового импульса. При этом в тече мне длительности тактового импульса происходит запись в триггер 4 нулеиIn the second case, Xa and filling is of a countable node 2 does not occur. A single signal arrives at block 6 of svyhol discharge 3 (n +) of the distributor after polling the last input, and at the time of the arrival of the next 20 clock pulse. At the same time, during the duration of the clock pulse, I write to the trigger 4 zeros.

J-fJf

j-гj-g

5-15-1

пP

S-ZSz

44104410

вого логического сигнала с вьтода счетного узла 2, а по его окончании сброс счетного .узла 2 и разр дов распределител . После сброса разр дов распределител единичный логический сигнал на выходе разр да 3(п+1) пропадает и сигнал сброса оканчиваетс .logical signal from the output of the counting node 2, and at the end of it the discharge of the counting node 2 and the bits of the distributor. After the distributor bits are reset, the single logic signal at the output of bit 3 (n + 1) disappears and the reset signal ends.

Цикл работы устройства окончен, в D-триггер 4 записан результат. Все блоки возвращены в исходное состо ние . Со следующего такта начинаетс новый цикл работы порогового элемента.The cycle of the device is over, the result is recorded in the D-trigger 4. All blocks are reset. From the next cycle, a new cycle of the threshold element starts.

Устройство обеспечивает повышение быстродействи порогового элемента, так как цикл работы предложенного устройства составл ет:The device provides an increase in the speed of the threshold element, since the cycle of operation of the proposed device is:

Г X.+ i при IX, 0 G X. + i at IX, 0

N, п N, n

а при 51 X; га .at 51 X; ha

j-/fj- / f

5К5K

ф«/г. 1f "/ g. one

1515

ISIS

фуг. 2fug. 2

и and

-vJ-vJ

- / - /

Ё -.Yo -.

2Z2Z

фиг.FIG.

JJ

Фог.5Fog.5

7171

Фи1.6Phi1.6

Claims

1. ПОРОГОВЫЙ ЭЛЕМЕНТ, содержащий генератор тактовых импульсов, счетный узел, к разрядов распределителя, где К - число входов, D -триггер и элемент ИЛИ, входы которого соединены с выходами разрядов распределителя, тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с D -входом D -триггера, выход которого соединен с выходом порогового элемента, отличающийся тем, что, с. целью повышения быстродействия, в него введены К блоков-коммутаций,1. A THRESHOLD ELEMENT containing a clock generator, a counting unit, to the distributor bits, where K is the number of inputs, the D-trigger and the OR element, whose inputs are connected to the outputs of the distributor bits, the clock inputs of which are connected to the output of the clock generator, and the output the counting node is connected to the D-input of the D-trigger, the output of which is connected to the output of the threshold element, characterized in that, p. In order to improve performance, K switching blocks are introduced into it,

К +1-й и К +2-й разряды распределителя и блок сброса, первый и второй выходы которого соединены соответственно с тактовым входом D-триггера и входом сброса счетного узла,который соединен с входами сброса разрядов распределителя, тактовые входы k+1-го иК+2-го разрядов распределителя соединены с выходом генератора тактовых импульсов,счетный ратора тактовых импульсов,счетный вход счетного узла соединен с выходом элемента ИЛИ, выход K+1-го разряда распределителя соединен с первым входом блока сброса, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового элемента соединены с информационными входами блоков коммутации, управляющие шины М-го блока коммутации, где М = 1,K + 1 and K + 2-nd bits of the distributor and a reset unit, the first and second outputs of which are connected respectively to the clock input of the D-trigger and the reset input of the counting node, which is connected to the inputs of the reset bits of the distributor, clock inputs k + 1- of the 1st and 2nd discharge pulses of the distributor are connected to the output of the clock pulse generator, the counting clock pulse generator, the counting input of the counting node is connected to the output of the OR element, the output of the K + 1st discharge of the distributor is connected to the first input of the reset unit, the second and third inputs of which connected respectively Naturally, with the output of the clock generator and the output of the counting unit, the inputs of the threshold element are connected to the information inputs of the switching units, the control buses of the Mth switching unit, where M = 1,

2...,К , соединены с управляющими выводами М -го разряда распределителя, первые и вторые управляющие выводы К +1-го разряда распределителя соединены соответственно с выхода·’ ми переноса К-го блока коммутации и с первыми управляющими выводами K+2-го разряда распределителя, вторые управляющие выводы которого соединены с входами переноса первого блока коммутации, выходы переноса каждого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутации.2 ..., K, are connected to the control terminals of the Mth discharge of the distributor, the first and second control terminals of the K + 1st discharge of the distributor are connected respectively to the transfer outputs K of the Kth switching unit and to the first control terminals of K + 2 -th category of the distributor, the second control terminals of which are connected to the transfer inputs of the first switching unit, the transfer outputs of each of the switching units, except the last, are connected to the transfer inputs of the next switching unit.

2. Элемент поп.1,отличаю щ и й с я тем, что разряд распределителя содержит триггер и два элемента И-НЕ, причем выход первого элемента И-НЕ соединен с входом сброса триггера, прямой выход которого соединен с первым входом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с тактовым входом разряда распределителя и первым входом первого эле мента И-НЕ, управляющие выводы разряда распределителя соединены с входом установки триггера, инверсным вьгходом триггера, третьим входом второго элемента И-НЕ, прямым выSU .,„1091344 ходом триггера, выходом второго элемента И-НЕ и вторым входом первого элемента И-НЕ.2. Element pop. 1, characterized in that the distributor discharge contains a trigger and two AND-NOT elements, and the output of the first AND-NOT element is connected to the trigger reset input, the direct output of which is connected to the first input of the second AND element - NOT, the second input and output of which are connected respectively to the clock input of the distributor discharge and the first input of the first AND-NOT element, the control terminals of the distributor discharge are connected to the trigger installation input, the inverse input of the trigger, the third input of the second AND-NOT element, direct to the SU. , „1091344 ho th flip-flop, the output of second AND-NO element and to second input of first AND-NO.

3. Элемент поп.2,отличаю щ и й с я тем, что в разрядах распределителя с первого по к -й выход соединен с установочным входом триггера, а вход сброса для разрядов распределителя с первого по к +1-й соединен с дополнительным входом сброса триггера, в K+1-м разряде распределителя выход соединен с прямым выходом триггера, а в последнем разряде вход сброса соединен с дополнительным входом установки триггера.3. Element pop.2, distinguished by the fact that in the first-to-k-th distributor discharges, the output is connected to the trigger installation input, and the reset input for the first to k + 1st distributor discharges is connected to an additional input trigger reset, in the K + 1-st category of the distributor, the output is connected to the direct output of the trigger, and in the last category the reset input is connected to the additional input of the trigger setup.

4. Элемент по п.1, отличающийся тем, что блок коммутации содержит три коммутатора, информационные входы которых соединены с информационным входом блока коммутации, входы переноса которого соединены с входами переноса первого и второго коммутаторов и выходом переноса третьего коммутатора, выходы переноса блока коммутации соединены с выходами переноса первого и второго коммутаторов и входом переноса третьего коммутатора, а управляющие тины блока коммутации соединены с выводами управления коммутаторов.4. The element according to claim 1, characterized in that the switching unit contains three switches, the information inputs of which are connected to the information input of the switching unit, the transfer inputs of which are connected to the transfer inputs of the first and second switches and the transfer output of the third switch, the transfer outputs of the switching unit are connected with the transfer outputs of the first and second switches and the transfer input of the third switch, and the control tines of the switching unit are connected to the control terminals of the switches.

5. Элемент по п.4, отличающийся тем, что коммутатор со держит два элемента ЗАПРЕТ, элемент И-НЕ с инверсными входами и элемент И, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с прямыми входами элементов ЗАПРЕТ и первым входом элемента И-НЕ с инверсными входами, второй вход и выход которого соединены соответственно с входом переноса коммутатора и первым входом элемента И, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ, а выводы управления коммутатора соединены с инверсным входом первого элемента ЗАПРЕТ и выходом второго элемента ЗАПРЕТ.5. The element according to claim 4, characterized in that the switchboard contains two FORBID elements, an NAND element with inverse inputs and an And element, the output of which is connected to the transfer output of the switch, the information input of which is connected to the direct inputs of the FORBID elements and the first input the AND gate with inverse inputs, the second input and output of which are connected respectively to the transfer input of the switch and the first input of the AND element, the second input of which is connected to the output of the first FORBID element, the switch transfer input is connected to the inverse input of the WTO th element inverted, and the switch control terminals connected to the inverted input of the first AND gate with inverted and inverted output of the second element.

6. Элемент по п.1, отличающийся тем, что блок сброса содержит элемент И, элемент ИЛИ и элемент ЗАПРЕТ, причем первый вход блока сброса соединен с первым входом элемента ИЛИ, выход которого соединен с первыми входами элементов И и ЗАПРЕТ, выходы которых соединены соответственно с первым и вторым выходами блока сброса, второй и третий входы которого соединены с вторым входом элемента И и вторым входом элемента ИЛИ, а второй инверсный вход элемента ЗАПРЕТ соединен с вторым входом блока сброса.6. The element according to claim 1, characterized in that the reset unit contains an AND element, an OR element, and a FORBID element, the first input of the reset unit being connected to the first input of the OR element, the output of which is connected to the first inputs of the AND and FORBID elements, the outputs of which are connected respectively, with the first and second outputs of the reset unit, the second and third inputs of which are connected to the second input of the AND element and the second input of the OR element, and the second inverse input of the FORBID element is connected to the second input of the reset unit.