Изобрет 5ние относитс к вычислительной технике и может быть использовано при построении устройств хранени дискретной информации. Известно буферное запоминающее устройство, которое содержит регист ры хранени чисел, одноименные разр ды которых соединены через элементы И последовательно, и схему управлени , представл ющую собой управл ющий двухтактный регистр сдв га, содержащий в каждом разр де основной и вспомогательные триггеры, соединенные через элементы И .1 . Однако данное устройство характе ризуетс низким быстродействием, которое определ етс частотой посту лени тактовых импульсов, ограничен ной предельной частотой переключени логических элементов. Известно также буферное запоминак цее устройство, содержащее после довательно соединенные регистры хранени чисел, регистр сдвига, рас пределитель импульсов, элементы задержки и элементы ИЛИ. Выходы пос ледних соединены со входами записи всех регистров хранени чисел, одни из входов элементов ИЛИ подсоединены к выходам регистра сдвига , а другие - к выходам распределител импульсов t23. Недостатком этого устройства вл етс низкое быстродействие, которое обусловлено тем, что выходное слово по вп етс на выходе через врем срабатывани всех последовательно включенных регистров хранени . При этом с ростом буферного устройства его быстродействие снижаетс . Кроме того,, дл устройства характерно большое мертвое врем между режимами считывани и записи которое необходимо дл сдвига информации из младших регистров в старшие при помощи распределител импульсов. Наиболее близким по технической сущности к изобретению вл етс буферное запоминающее устройство, содержащее последовательно соединен ные регистры данных, выходы которых подключены к одним входам соответствующих блоков элементов И, другие входы блоков элементов И подключены к соответствующим выходам адресного регистра, управл ющие входы регистров данных подключены к срответствующ гм выходам блока управлеНИЛ . Данные, которые .необходимо записать в буферное запоминающее устройство,,поступают на входы первого регистра данных, а затем переписываютс в последующие регистры. Считьтание информации осуществл етс через блок элементов И, определ емый кодом в адресном регистре 3. Недостатком известного устройства вл етс невозможность одновременной записи и считьшани информации , так как дл считывани информации по опредленному адресу необходимо дождатьс , пока необходимые данные продвинутс в соответствующий регистр. Это снижает область использовани устройства. Кроме того. продвижение информации от регистра к регистру снижает надежность ее хранени . Цель изобретени - расщирение области применени за счет обеспечени возможности одновременного считывани и записи информации. Поставленна цель достигаетс тем, что в буферное запоминающее устройство , содержащее регистры данных, выходы которых подключены к одним входам соответствующих блоков элементов И, одноименные выходы блоков элементов И объединены и вл ютс выходами устройства, дополнительно введены сдвиговые регистры, управл к цие входы которых вл ютс управл кицими входами устройства, выходы первого сдвигового регистра подключены к управл к цим входам соответствующих регистров данных, выходы второго сдвигового регистра подключены к другим входам соответствующих блоков элементов И, одноименные информационные входы регистров объединены и вл ютс информационными входами устройства. На чертеже представлена функциональна схема предлагаемого устройства Устройство содержит регистры 1 данных, информационные входы 2, информационные выходы 3, вход 4 считьюани и вход 5 записи, блоки 6 элементов И, сдвиговые регистры 7 и 8. Регистры 1 предназначены дл хранени информации и вьшолнены на триггерах D-типа. Блоки 6 элементов И позвол ют в зависимости от управл ннцих сигналов подавать на выход устройства содержимое нужного регистра. Регистры 7 и 8 выполнены кольцевыми и предназначены дл хранени информации соответственно о текущем номере незан того регистра хранени и выводимом слов Устройство работает следующим образом. В исходном состо нии в кольцевых сдвиговых регистрах 7 и 8 уста новлен код 000...001. Дл записи информации в устройство на вход 5 записи поступает импульс, по которому единица в регистре 7 передвигаетс в следующий разр д (новый код 100...0), а первое слово записываетс в первый регистр 1 . При поступлении следующего слова оно записываетс по сигналу, поступающему на вход 5, в следующи регистр 1 (в регистре 7 устанавливаетс код 010...00, и единица поступает на управл ющий вход следую щего регистра 1). Таким образом, по мере заполнен устройства информацией единица в р гистре 7 передвигаетс из мпадщих разр дов в старшие. Общее количест слов, которое можно записать в уст ройство, определ етс разр дностью регистра 7 и равно N. 964 Информаци с выходов 3 поступает к абоненту, где происходит ее считывание . При этом сигнал, которым абонент считывает информацию, подаетс на вход 4 устройства. Сигнал считывани вызьтает передвижение информации в кольцевом регистре (новьш код - 1000...00). В результате первый блок 6 элементов И срабатьтает и информаци из первого регистра 1 (первое записанное слово) поступает к абоненту. Следующий сигнал считывани аналогично вызывает передви- жение единицы в регистре 8 (новый код 01.00.. .000) . В результате информаци ITS второго регистра 1 поступает к абоненту. Таким образом происходит считывание информации из устройства. Процессы считывани и записи в устройстве не завис т друг от друга и могут происходить одновременно . Это позвол ет исключить мертвое врем буферного запоминающего устройства и производить запись информации в него с максимальной тактовой частотой, определ емой быстродействием регистров хранени (запись в D-триггер), а также кольцевых регистров. Кроме того, отсутствие переписи информации из регистра в регистр повышает надежность устройства.The invention relates to computing and can be used in the construction of discrete information storage devices. A buffer memory device is known which contains registers of numbers whose bits of the same name are connected via elements I in series, and a control circuit representing a control push-pull register of conductors containing in each discharge the main and auxiliary triggers connected through elements AND .one . However, this device is characterized by low speed, which is determined by the frequency of the posting of clock pulses, limited by the limit frequency of switching of logic elements. It is also known a buffer memory device containing successively connected number storage registers, a shift register, a pulse distributor, delay elements, and OR elements. The outputs of the latter are connected to the write inputs of all the number-holding registers, one of the inputs of the OR elements is connected to the outputs of the shift register, and others to the outputs of the pulse distributor t23. A disadvantage of this device is its low speed, which is caused by the fact that the output word is output at the output after the response time of all the series-connected storage registers. As the buffer device grows, its speed decreases. In addition, the device is characterized by a large dead time between the read and write modes, which is necessary for shifting information from lower registers to older registers using a pulse distributor. The closest to the technical essence of the invention is a buffer memory device containing serially connected data registers, the outputs of which are connected to one input of the corresponding AND blocks, the other inputs of AND blocks are connected to the corresponding outputs of the address register, the control inputs of the data registers are connected to matching um to the outputs of the control unit. The data that needs to be written to the buffer storage device is fed to the inputs of the first data register, and then written to subsequent registers. The information is read through the AND block defined by the code in the address register 3. A disadvantage of the known device is that it is impossible to simultaneously write and read information, since it is necessary to wait until the necessary data is read into the corresponding register. This reduces the use of the device. Besides. the advancement of information from register to register reduces the reliability of its storage. The purpose of the invention is to extend the scope of application by providing the possibility of simultaneous reading and writing of information. The goal is achieved by the fact that in a buffer memory device containing data registers, the outputs of which are connected to one input of the corresponding blocks of elements AND, the same outputs of the blocks of elements AND are combined and are outputs of the device, the shift registers are also entered that control the inputs the control inputs of the device, the outputs of the first shift register are connected to the controls to the zim inputs of the corresponding data registers, the outputs of the second shift register are connected to others in The strokes of the corresponding blocks of the AND elements, the same information inputs of the registers are combined and are the information inputs of the device. The drawing shows the functional diagram of the device proposed. The device contains data registers 1, information inputs 2, information outputs 3, input 4 and input 5 records, blocks 6 of the elements AND, shift registers 7 and 8. Registers 1 are used to store information and executed on triggers D-type. Blocks of 6 And elements allow, depending on the controlled signals, to output the contents of the desired register to the device output. Registers 7 and 8 are made circular and are intended for storing information, respectively, about the current number of the empty register of storage and the output words. The device works as follows. In the initial state, the code 000 ... 001 is set in the ring shift registers 7 and 8. To write information to the device, an impulse is received at the input 5 of the recording, by which the unit in register 7 moves to the next bit (new code 100 ... 0), and the first word is written to the first register 1. When the next word arrives, it is recorded by the signal received at input 5 in the following register 1 (code 710 ... 00 is set in register 7, and the unit enters the control input of the next register 1). Thus, as far as the device is filled with information, the unit in register 7 moves from the leading bits to the older ones. The total number of words that can be written to the device is determined by the size of the register 7 and is equal to N. 964 Information from outputs 3 goes to the subscriber, where it is read. In this case, the signal by which the subscriber reads the information is fed to the input 4 of the device. The read signal triggers the movement of information in the ring register (the new code is 1000 ... 00). As a result, the first block of 6 elements And triggers and information from the first register 1 (the first recorded word) goes to the subscriber. The next read signal likewise causes the unit to be moved in register 8 (new code 01.00 ... .000). As a result, the ITS information of the second register 1 arrives at the subscriber. Thus, information is read from the device. The read and write processes in the device are independent of each other and can occur simultaneously. This allows you to eliminate the dead time of the buffer storage device and record information into it with a maximum clock frequency determined by the speed of the storage registers (writing to the D-flip-flop), as well as ring registers. In addition, the lack of a census of information from the register to the register increases the reliability of the device.