вход каждого -го разр да регистра ( $ i 4 f ) Соединен с выходом соответствующего элемента ИЛИ второй группы, единичный выход первого триггера через формирователь импульса соединен с первым входом третьего элемента ИЛИ, выход которого соединей с вторым входом счетчика, выходы которого вл ютс старшими разр дами 97 группы выходов устройства, выход каждого i -го элемента И первой группы (1 V соединен с вторым 2 -)- -) -го разр да нулев)1м входом ( регистра и соответствующим входом третьего элемента ИЛИ, выход второго элемента ИЛИ вл етс выходом конца счета устройства.
Изобретение относитс к вычислительной технике и может быть исполь зовано дл проверки двоичных кодов на tsTHocTb или в декодирующих устройствах дл определени веса в код вых комбинаци х корректирующих кодов , принимаемых в параллельном вид Известно устройство дл определе ни количества единиц в двоичном чи ле, содержащее триггер, два элемента И и элемент ИЛИ дл каждого из И ра р дов контролируемого числа, счетчик элемент И-НЕ и два элемента И . Недостатком данного устройства вл етс недостаточно высокое быстродействие , обусловленное использованием тактовых импульсов дл подсчета количества единиц, Наиболее близким по технической сущности к изобретению вл етс устройство, содержащее регистр, первый и второй элементы ИЛИ, первый и втЪроТй триггеры, группу элементов ИЛИ и группу элементов И, причем единичные входы разр дов регистра образуют группувходов устройства, выход первого элемента ИЛИ соединен со счетным входом первого триггера, выход которого вл етс выходом устройства, единичный выход каждого разр да регистра соединен с соответствующим входом второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера и с управл ющим входом первого триггера, нулевой вход второго триггера вл етс управл ющим входом устройства, единичный выход каждого разр да регистра соединен с первым входом соответствующего элемента И группы и входом соответствующего элемента ИЛИ группы, а выход каждого элемента И группы соединен с соответствующим входом первого элемента ИЛИ, с нулевым входом соответствующего разр да регистра и входом соответствующего элемента ИЛИ группы, нулеврй выход второго триггера соединен с соответствующими входами всех элементов ИЛИ группы и с инверсным входом первого элемента И группы, выход 1 элемента ИЛИ группы соединен с инверсным входом 1+1 элемента И группы и с соответствующим входом i + 1 элемента ИЛИ группы 2j. Недостатком известного устройства также вл етс недостаточное быстродействие . Цель изобретени - повьш1ение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл определелени количества единиц в двоичном числе, содержащее регистр, два элемента ИЛИ, два триггера, первую группу элементов ИЛИ и первую групру элементов И, причем выход первого элемента РШИ соединен со счетным .входом первого триггера, единичный выход которого вл етс младшим разр дом ГРУППЫ выходов устройства , единичный выход каждого разр да регистра соединен с пр мым входом соответствующего элемента И первой группы и соответствующим входом второго элемента ИЛИ, вькод которого соединен с единичным входом второго триггера, нулевой вход которого вл етс входом запуска устройства, единичные выходы всех разр дов регистра , кроме ц -го ( п - разр дность регистра), соединены с первуми входами соответствующих элементов ИЛИ первой группы, выход каждого ;-i-ro элемента И первой группы ( 1 -f - - соединен с нулевым входам -го разр да регистра и вторым входом .1-го элемента ИЛИ первой группы выход каждого J -го элемента И первой группы ( ii ) соединен с первым нулевым входом j -го разр да регистра и соответствующим входом первого элемента ИЛИ, выход каждого k-го элемента И первой группы ( : k И - 1) соединен с вторым входом k -го элемента ИЛИ первой груп пы, единичньй выход второго триггера соединен с третьими входами всех элементов ИЛИ первой группы и инверсным входом первого элемента И первой группы, выходкаждого m-го элемента ИЛИ первой группы (liwt - 2) соединен с инверсным входом ( HI + 1)-го элемента И первой группы и четвертым входом (Ш + 1)-го элемента И первой группы и четвертым входом (m + 1)-го элемента ИЛИ первой группы, выход ( и - 1)-го элемента ИЛИ первой группы соединен с инверсным входом и -го элемента И первой группы, введены третий элемент ИЛИ, формирователь импульса, счетчик, втора группа элементов ИЖ и втора группа элементов И, при чем первый и второй входы каждого t-ro элемента И второй группы ( S 2 соединены соответственно с пер вым и вторым входами t -го элемента ИЛИ второй группы и вл ютс информационными входами устройства, единичный вход каждого -го разр да регистра ( -г) соединен с выхо дом соответствующего элемента И второй группы, единичный вход каждого 4 -го разр да регистра ( 1 , ; „ ) -- J 6 г соединен с выходом соответствующего элемента ИЛИ второй группы, единичный выход первого триггера через фор- 0 мирователь импульса соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом счетчика,выходы которого вл ютс старшими разр дами группы вы-55 ходов устройства, выход кaждoг „J-го элемента И первой (1 V & Л) 2 соединен с вторым нулепым входом ( 1 -)-го разр да регистра и соответствующим входом третьего элемента ИЛИ, выход второго элемента ИЛИ вл етс выходом конца счета устрой .ства. На чертеже приведена функциональна схема устройства дл определени количества единиц в двоичном числе. Устройство содержит информационные входы 1 устройства, вторую группу элементов И 2, вторую группу элементов ИЛИ 3 регистр 4, вход 5 запуска устройства, второй триггер 6, первую группу элементов И- 7, первую группу элементов ИЛИ 8, первый элемент ИЛИ 9, первый триггер 10, формирователь 11 импульса, третий элемент ИЛИ 12, счетчик 13, второй элемент ИЛИ 14, группу 15 выходов устройства , выход 16 конца счета устройства . В качестве формировател 11 импульса можно использовать ждущий мультит вибратор, запускаемый при переходе входного сигнала из единичного в .нулевое состо ние. Длительность импульса на его выходе должна быть равной длительности импульса на выходе элемента И 7 первой группы. Цепи начальной установки устройства на чертеже не показаны. Устройство работает следующим образом. После начальной установки триггер находитс в единичном состо нии, триггер 10 и счетчик 13 в нулевом, Входна двоична информаци посту входы 1 в параллельном коде и каждые из нее 2 - 1 и разр дов преобразуютс элементами И и ИЛИ 3 таким образом, что в 1 -и разр д регистра записываетс конъюнк+ - -и разр д - дизъюнкци содержимого 2- - 1 и 2 разр дов контролируемого числа. После окончани записи информации триггер 6 управл ющим сигналом с входа 5 запуска устройства переводитс в нулевое состо ние. При этом снимаетс единичный запрещающий сигнал с входов элементов ИЛИ 8 первой группы и инверсного входа первого элемента И 7 первой группы. Если в первом разр де регистра записана 1, то после сн ти запреп1ающего сигнала с входа первого элемента ИЛИ 8 пер вой группы, его выход удерживаетс в единичном состо нии сигналом с ед ничного выхода первого разр да регистра и задерживает обработку более старших разр дов. Нулевой сигнал , поданный на инверсньй вход пер вого элемента И 7 первой группы, вы зывает по вление на его выходе еди1ИЧНОГО сигнала, который через треий элемент ИЛИ 12 поступает на четчик 13, этот же сигнал вызывает :тирание единиц в первом и Л + 1 разр дах регистра и поддерживает запрещающий сигнал на выходе первого элемента ИЛИ 8/ первой группы. После стирани 1 в первом разр де только после окончайи импульса на выходе первого элемента И 7 первой группы снимаетс запрещающий сигнал на выходе первого элемента ИЛИ первой группы и разрешаетс опрос второго разр да регистра. Если там содержитс 1, то все происходит аналогично описанному, если же, О то на выходе второго элемента ИЛИ 8 первой группы по витс сигнал нулев го уровн и будет разрешен опрос Следующего третьего разр да и т.д. Если в младшем ( 1 6 i Л) регистра обнаруживаетс 1, это оз начает наличие пары единиц в 2 И 2 i разр дах контролируемого числа , поэтому в счетчик,,чей младший разр д вл етс вторым разр дом кода числа единиц, заноситс 1. Единица в 1+2 разр де регистра, образованна дизъюнкцией той же пары единиц , при этом стираетс . Комбинации вида 01 и 10 в контролируемом коде дают 1 ы соответствующих старших разр дах регистра. Сигналы опроса этих единА; через соответствующие элементы И 7 первой группы и элемент ИЛИ 9 попадают на счетный триггер 10, вл ющийс младшим разр дом кода подсчитываемых единиц.На выходе формировател 11 по вл етс импульс в момент перехода триггера 10 из 1 в О. Момент оканчани счета единиц в коде определ етс эленентом ИЛИ 14, который срабатывает при обнулении регистра 4, устанавливает триггер 6 в 1 и формирует сигнал на выходе 16 конца счета устройства. Устройство можно использовать также дл контрол четности, использу в качестве выхода устройства выход триггера 10. Таким образом, предлагаемое устройство позвол ет -уменьшить врем подсчета количества единиц двоичного числа за счет того, что врем обработки двух единиц, расположенных в разр дах и 2 - 1 контролируемого числа, оказываетс равным времени обработки одной единицы.
л Т