Изобретение относитс к вычислительной технике и может быть исполь зовано, в частности, при построении информационно-измерительных устройс и управл ющих систем. Известно устройство дл определе НИН отношени двух напр жений, соде жащее схему сравнени , входы которо соединены с источником напр жени -д лимэго и с выходом интегратора, напр жение с выхода схемы сравнени п ступает на цепь управлени длительн стью импульсов широтно-импульсного мэдул тора, напр жение с выхода кот рого, в свою очередь, управл ет клю чом, через который напр жение-делилгель подаетс на вход интегратора l .. Недостатком устройства вл етс относительно невысока точность, поскольку в погрешность преобразовани входит погрешность от некомпенсации схемы сравнени , а также аддитивна - и мультипликативна погрешности интегратора. Наиболее близким техническим реш нием к изобретению вл етс устрой- Jство аналого-цифрового преобразовани , которое может быть использовано дл получени отношени двух напр жений , содержащее интегратор, входы которого через соответствующие ключи соединены с входами устро ства, выход интегратора через схему сравнени соединен с первым триггером , выход которого подключен, к пер вому входу элемента И, второй вход которого подключен к выходу генератора импульсов , выход элемента И со динен с входом счетчика, управл ющи входы ключей соединены с выходами второго и,третьего триггеров, образующих цепь синхронизации 2 . Недостатком известного устройства также вл етс недостаточно высока точность, поскольку на резуль тат преобразовани вли ет погрешность от зоны нечувствительности и дрейфа входного напр жени схемы сравнени . Кроме того, известное устройство не позвол ет определ ть отношение двух напр жений в том случае, если эти напр жени вл ютс импульсными сигналами и приход т одновременно. Целью изобретени вл етс повышение точности и расширение области применени . Указанна цель достигаетс тем, что устройство дл определени отно шени двух напр жений, содержащее интегратор, один из входов которого соединён через ключ с одним из .входов устройства, счетчик, выход которого вл етс выходом устройства , генератор импульсов и блок синхронизации , содержит соединенные последовательно блок выборки-хранени и преобразователь напр жени в интервал времени, выход KQToporo соединен с управл ющим входом ключа, и с входом разрешени счетчика, счетный вход которого соединен с выходом генератораимпульсов, управл ющие входы блока выборки-хранени и преобразовател напр жени в интервал времени, а также вход сброса счетчика соединены с соответствующие ми выходами блока синхронизации, вход которого, соединен свыходом генератора импульсов, другой вход устройства подключен к другому входу интегратора . . На чертеже приведена структурна схема предлагаемого устройства. Устройство содержит соединенные последовательно интегратор 1, выполненный на операционном усилителе 2, конденсаторе 3 и масштабных резисторах 4 и 5, блок 6 выборки-хранени , преобразователь 7 напр жени в интервал времени и счетчик 8. Блок-9 синхронизации соединен с блоком 2 выборки-хранени , преобразователем 7 напр жени в интервал времени , счетчиком 8 и генератором 10 импульсов, который соединен со счет .ным входом счетчика 8. Ключ 11 подключен между одним из входов устройства и интегратором 1. Выход преобразовател 7 напр жени в интервал времени соедцнен с управл ющим входом ключа 11. Блок 9 синхронизации может быть выполнен в виде соединенных последовательно счетчика импульсов, например двоичного, и дешифратора. Устройство работает циклично. В каждом цикле осуществл етс : интегрирование интегратором 1 напр жени 11, в течение времени цикла Тц,интегрирование интегратором 1 напр жени Uj в течение времени Т, определ емого преобразователем 7 напр жени в интервал времени; выборка блоком 6 выборки-хранени выходного напр жени интегратора 1 с последующим запоминанием в течение времени цикла квантование инвервала времени Т при помощи счетчика 8 и генератора 10 частотой IQ . I Предположим , перед началом преобразовани напр жение на выходе блока 6 выборки-хранени равно Иц , а его коэффициент передачи коэффициент передачи преобразовател 7 напр жени в интервал времени равен емкость конденсатора 3 С; напр жени и и U2 разной пол рности. Тогда после первого цикла работы функционального преобразовател напр жение на выходе блока 6 выборкихранени будет равно „ „ ( UaU«- r , ЧЛи .Ч-VF- п RTFKn ) 411 { . Г Ч -ТТТ-), где R, - величина сопротивлени резистора 4; - величина сопротивлени реэистора 5. Аналогично, после окончани fi-ro цикла преобразовани , напр жение на выходе блока 6 выборки-хранени будбт равно (. „. ,.w,p l jC / . I Ui-ICr- n (2) R с ) Вь зажение Х2) состоит из двух частей: геометрической прогрессии, сход щейс при условии Ij- inHL-iLl Р R с и убываидего при этом же условии члена / ) . 1 . В результате в установившемс режиме () при выполнении услови . I UrKr-Kn| Г напр жейш le на выходе блока 6 выборки-хранени станет ранfinnwa . fi ntjl nnvu-vnaafnvtf 1, р- , «2 и . ,:- ЙАналогично , интервал времени Tg в установившемс режиме будет равен 1)4 R 2до co r ГГ-п-Тц, (4) 71 а выдсодной код определитс выражением U - .-v , рде TQ Y период квантовани . Таким образом, код на выходе устройства пропорционален отношению входных напр жений противоположной пол рности и, и U . .. Технико-экономическа эффектив- . ность от использовани изобретени заключаетс в повышении точности и расширенииобласти применени при осуществлении операции делени двух разнопол рных сигналов.The invention relates to computing and can be used, in particular, in the construction of information-measuring devices and control systems. A device for determining the NIN ratio of two voltages, containing a comparison circuit, whose inputs are connected to a voltage source — d limo and to an integrator output, is known. The voltage from the output of the comparison circuit is applied to the pulse width control pulse control circuit, the voltage from the output of which, in turn, controls the key through which the voltage-divider is fed to the input of the integrator l. The disadvantage of the device is relatively low accuracy, since the conversion error enters The error from noncompensation of the comparison scheme, as well as additive - and multiplicative errors of the integrator. The closest technical solution to the invention is an analog-to-digital conversion device that can be used to obtain a ratio of two voltages, containing an integrator, whose inputs are connected to the inputs of the device through appropriate switches, the integrator's output is connected to the first through a comparison circuit. the trigger whose output is connected to the first input of the element I, the second input of which is connected to the output of the pulse generator, the output of the element And is connected to the input of the counter, controlling the inputs of the keys with dineny to the outputs of the second and third flip-flops constituting the synchronization circuit 2. A disadvantage of the known device is also not sufficiently high accuracy, since the result of the conversion is influenced by the error from the deadband and the drift of the input voltage of the comparison circuit. In addition, the known device does not allow to determine the ratio of the two voltages in the event that these voltages are pulsed signals and arrive simultaneously. The aim of the invention is to improve the accuracy and the expansion of the field of application. This goal is achieved by the fact that a device for determining the ratio of two voltages, containing an integrator, one of the inputs of which is connected via a key to one of the device inputs, a counter whose output is the device output, a pulse generator and a synchronization unit, is connected in series the sampling-storage unit and the voltage converter in the time interval, the output KQToporo is connected to the control input of the key, and to the resolution enable input, the counting input of which is connected to the output of the pulse generator, exhibiting inputs of sample-storage unit and the converter voltage in the time interval, and the counter reset input connected to the corresponding outputs E sync block whose input is connected svyhodom pulse generator, the other input of the device connected to the other input of the integrator. . The drawing shows a block diagram of the proposed device. The device contains a serially connected integrator 1, made on an operational amplifier 2, a capacitor 3 and large-scale resistors 4 and 5, a sampling-storage unit 6, a voltage-to-time converter 7 and a counter 8. A synchronization unit-9 is connected to a sampling-storage unit 2 a voltage-to-time converter 7, a counter 8 and a pulse generator 10, which is connected to the counter input of the counter 8. A key 11 is connected between one of the device inputs and the integrator 1. The output of the voltage converter 7 is in the interval Meni soedtsnen a control input of switch 11. The synchronization unit 9 may be formed as a pulse counter connected in series, for example binary and decoder. The device works cyclically. In each cycle, the integrator 1 integrates voltage 1, 11, during the cycle time Tc, integrates voltage 1 U, integrator 1, during time T defined by voltage converter 7 into a time interval; sampling by block 6 sampling-storage of the output voltage of the integrator 1 followed by storing, during the cycle time, the quantization inverted the time T by using the counter 8 and the generator 10 by the frequency IQ. I Suppose that before starting the conversion, the voltage at the output of sampling-storage unit 6 is equal to Ic, and its transfer coefficient the transfer coefficient of voltage converter 7 in the time interval is equal to the capacitance of a capacitor 3 ° C; voltages and and U2 are of different polarity. Then, after the first cycle of operation of the functional converter, the voltage at the output of the sampling unit 6 will be „„ (UaU "- r, CLI. H-VF-n RTFKn) 411 {. Г Ч -ТТТ-), where R, is the resistance value of the resistor 4; - resistance value of the resistor 5. Similarly, after the end of the fi-ro conversion cycle, the output voltage of the sampling-storage unit 6 is (. „., .w, pl jC /. I Ui-ICr-n (2) R c A) X2) consists of two parts: a geometric progression, converging under the condition Ij-inHL-iLl R R c and decreasing under the same condition of the member /). one . As a result, in the steady state () under the condition. I UrKr-Kn | G tension le at the output of block 6 of the sample-storage will become runnywa. fi ntjl nnvu-vnaafnvtf 1, p-, 2 and. ,: - Similarly, the time Tg in the steady state will be 1) 4 R 2 up to co r YY-T-Tz, (4) 71 and the extra code will be determined by the expression U -. -V, next TQ Y the quantization period. Thus, the code at the output of the device is proportional to the ratio of the input voltages of opposite polarity and, and U. .. Technical and economic efficiency. The use of the invention is to improve the accuracy and the expansion of the application area when performing the operation of dividing two different polarity signals.