SU1377859A1 - Signature analyzer - Google Patents
Signature analyzer Download PDFInfo
- Publication number
- SU1377859A1 SU1377859A1 SU864118193A SU4118193A SU1377859A1 SU 1377859 A1 SU1377859 A1 SU 1377859A1 SU 864118193 A SU864118193 A SU 864118193A SU 4118193 A SU4118193 A SU 4118193A SU 1377859 A1 SU1377859 A1 SU 1377859A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- input
- register
- outputs
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре цифровых объектов. Целью изобретени вл етс расширение класса контролируемых объектов. Сигнатурнбш анализатор содержит труп пу 1 информационных входов, управл ющие входы Старт и Стоп 2,3, син хровход 4, группу 5 информационных . f выходов, сумматор 6 по модулю два, регистр 7 сдвига, триггер 8, первый элемент И 9, генератор 10 импульсов, первую группу 11 элементов И, второй элемент И 12, первый элемент 13 задержки , коммутатор 14, регистр 15, вторую группу 16 элементов И, элемент ИЛИ 17 и второй элемент 18 задержки . Сумматор 6 по модулю два и регистр 7 сдвига в совокупности образуют формирователь 19 сигнатур. В предложенном сигнатурном анализаторе возможно задание произвольного количества информационных выходов объекта контрол (в пределах числа информационных входов анализатора), причем набор контролируемых выходов объекта контрол может быть задан в любой комбинации, при этом осуществл етс избирательное подключение выходов объекта контрол к вхоДам анализатора. 1 ил. i (Л со N 00 ел CDThe invention relates to computing and can be used in the test equipment of digital objects. The aim of the invention is to expand the class of controlled objects. The signature analyzer contains the corpse of 1 information inputs, the control inputs Start and Stop 2.3, syncro 4, group 5 information. f outputs, adder 6 modulo two, shift register 7, trigger 8, first element 9, pulse generator 10, first group 11 elements AND, second element 12, first delay element 13, switch 14, register 15, second group 16 elements AND, the element OR 17 and the second element 18 delay. The adder 6 modulo two and the shift register 7 together form the driver 19 of the signatures. In the proposed signature analyzer, it is possible to set an arbitrary number of information outputs of the control object (within the number of information inputs of the analyzer), and the set of controlled outputs of the control object can be specified in any combination, while selectively connecting the outputs of the control object to the analyzer inputs. 1 il. i (L with N 00 ate CD
Description
Изобретение относитс к вычисли- тельной технике и может быть использовано в контрольно-испытательной аппаратуре цифровых объектов.The invention relates to computing technology and can be used in test equipment of digital objects.
Целью изобретени вл етс расширение класса контролируемых объектовThe aim of the invention is to expand the class of controlled objects.
На чертеже представлена функциональна схема сигнатурного анализатора .The drawing shows the functional diagram of the signature analyzer.
Анализатор содержит группу 1 информационных входов, входы 2 и 3 Старт и Стоп синхровход 4, группу 5 информационных выходов, сумма-. тор 6 по модулю два, регистр 7 сдви- га, триггер 8, первьй элемент И 9, ( генератор 10 импульсов, первую группу 11 элементов И, второй элемент И 12, первый элемент 13 задержки, группу 14 переключателей, п-разр дный регистр 15, вторую группу 16 элементов И, элемент ИЛИ 17 и второй элемент 18 задержки. Сумматор 6 по модулю два и регистр 7 сдвига в совокупности образуют формирователь 19 сигнатур, The analyzer contains a group of 1 information inputs, inputs 2 and 3 Start and Stop synchronous input 4, a group of 5 information outputs, the sum is. torus 6 modulo two, shift register 7, trigger 8, first element 9, (10 pulse generator, first group 11 elements AND, second element 12, first delay element 13, switch group 14, n-bit register 15, the second group of 16 elements AND, the OR element 17 and the second delay element 18. The adder 6 modulo two and the shift register 7 together form the signature generator 19,
Сигнатурный анализатор работает следующим образом.Signature analyzer works as follows.
Перед началом работы с помощью переключателей группы 14 осуществл етс подключение выхода первого эле- мента 13 задержки к единичным входам разр дов регистра 15 в соответствии с требуемым набором контролируемых информационных входов,Before starting work, using the switches of group 14, the output of the first delay element 13 is connected to the single inputs of the bits of register 15 in accordance with the required set of monitored information inputs,
При по влении на входе 2 .анализа- тора единичного сигнала, определ ющего начало интервала контрол входных информационных последовательностей , осуществл етс установка состо ни в О регистра 7 сдвига и ре- гистра 15, а также устанавливаетс в состо ние 1 триггер 8, разреша тем самьгм поступление импульсов с входа 4 анализатора через первый эле50When a single signal analyzer appears at input 2, which determines the beginning of the monitoring interval of the input information sequences, the state is set in the O register of the shift 7 and the register 15, and also set to state 1 trigger 8, allowing the very arrival of pulses from the input 4 of the analyzer through the first ele50
мент И 9 и на вход запуска генерато- му импульсу вырабатьшаетс единичныйment 9 and the trigger input to the impulse generator produces a single
сигнал на выходе элемента И 16 с минимальным номером j(), дл которого соответствующий разр д регистра 15 содержит единицу, И так далее.the output signal of the element is AND 16 with a minimum number j (), for which the corresponding register bit 15 contains one, and so on.
После формировани единичного сиг- HaJia на выходе элемента И 16 с максимальным номером, дл которого соответствующий разр д регистра 15 содержит единицу, все разр ды этого регистра сброшены в состо ние О. Под воздействием единичных значений сигналов с инвертирующих выходов разр дов регистра 15 на входы второго элемента И 12 на его выходе формируетс After forming the single SIG-HaJia at the output of AND 16 with the maximum number for which the corresponding register bit 15 contains one, all bits of this register are reset to the state O. Under the influence of the unit values of the signals from the inverting outputs of the bits of the register 15 to the inputs the second element And 12 at its output is formed
ра 10 импульсов,ra 10 pulses
После обнулени на инвертирующих выходах разр дов регистра 15 устанавливаютс значени 1, под воздействием которых на выходе второго элемента- И 12 формируетс единичный сигнал . Этот сигнал через первый элемент 13 задержки поступает на вход группы 14, Сигнал через переключатели труппы 14 поступает на единичные входы соответствуюпщх триггеров регистра 15 и устанавливает их в состо ние 1, После этого на выходе второго элемента И 12 вырабатываетс нулевой сигнал.After zeroing, the inverting outputs of register bits 15 are set to 1, under the influence of which a single signal is generated at the output of the second element 12. This signal through the first delay element 13 is fed to the input of group 14, the signal through the switches of the group 14 is fed to the single inputs of the corresponding triggers of register 15 and sets them to state 1, then a zero signal is generated at the output of the second element 12.
5555
Сигнатурный анализатор подготовлен к работе.Signature analyzer prepared for use.
Рассмотрим один такт контрол информации , который выполн етс по сигналу на синхровходе 4,Consider one information control cycle, which is performed on a signal at sync-input 4,
На информационные входы 1 анализатора поступают сигналы с выходов объекта контрол . Сигнал синхронизации ана.лизатора с входа 4 через первый элемент И 9 запускает генератор 10 импульсов. По тактовым импульсам генератора 10 на выходах элементов И 16 второй группы последовательно формируютс единичные сигналы следующим образом. На выходе первого элемента И 16 второй группы единичный сигнал формируетс по тактовому импульсу при условии, что первый разр д регистра 15 имеет единичное значение . Этот сигнал поступает на второй вход 1-го элемента И 11 первой группы и на второй нулевой вход 1-го разр да регистра 15, устанавлива его в состо ние О,The information inputs 1 of the analyzer receive signals from the outputs of the control object. The synchronization signal of the analyzer from the input 4 through the first element And 9 starts the generator 10 pulses. According to the clock pulses of the generator 10 at the outputs of the elements And 16 of the second group, single signals are sequentially generated as follows. At the output of the first element AND 16 of the second group, a single signal is generated by a clock pulse, provided that the first register bit 15 has a single value. This signal is fed to the second input of the 1st element And 11 of the first group and to the second zero input of the 1st bit of register 15, setting it to the state O,
Пусть i-наименьший пор дковый номер разр да регистра 15, содержащий единицу (,.,,,п). Тогда на входы i-ro элемента И 16 подаютс разрешающие сигналы с инверсных выходов разр дов с номерами 1,.,,,(i-1) и с пр мого выхода i-ro разр да регистр а 15. По очередному тактовому импульсу с генератора 10 на выходе i-ro элемента И 16 формируетс единичный сигнал, который поступает на второй вход i-r,o элемента И 11 первой группы, а таке осуществл ет обнуление i-ro раз да регистра 15 по его второму нуевому входу. Таким образом, к следущему импульсу наименьший пор дковый омер разр да регистра 15, содержаего единицу, определ етс без учета -го разр да. По очередному тактовосигнал 1. Этот сигнал осуществл ет останов генератора импульсов 10, а также через первый элемент 13 задержки производит установку в состо ние 1 разр дов регистра 15 в соответствии с кодом, набранным на переключател х группы 14, Элемент 13 задержки осуществл ет задержку сигнала с целью восстановлени кода в регистре 15 после останова генератора 10.Let i be the smallest order number of the register register 15, containing one (,.,., П). Then, the inputs of the i-ro element of AND 16 are supplied with the enable signals from the inverse outputs of the bits with the numbers 1,. ,,, (i-1) and from the direct output of the i-ro bit of register 15. On the next clock pulse from the generator 10 at the output of the i-ro element And 16, a single signal is generated, which is fed to the second input ir, o of the element And 11 of the first group, and also performs resetting i-ro times and register 15 at its second zero input. Thus, by the next pulse, the smallest order bit of register bit 15, containing one, is determined without taking into account the -th bit. At the next clock signal 1. This signal stops the pulse generator 10, and also through the first delay element 13 sets the state to 1 bits of register 15 in accordance with the code dialed on the switches of group 14. Delay element 13 delays the signal in order to restore the code in register 15 after stopping generator 10.
По сигналам на выходах элементов И 16 осуществл етс последовательный ввод информации через элементы И 11 с тех входов 1 анализатора, которым соответствуют единичные значени код набора в переключател х группы 14. .Единичные значени кода определ ютс According to the signals at the outputs of the elements 16, the information is entered sequentially through the elements 11 and 11 from those inputs 1 of the analyzer to which the single values correspond to the dial code in the switches of group 14. The single code values are determined
импульсов, триггер, два элемента И, первый элемент задержки и две группы по п элементов И, где п - число информационных входов анализатора, причем единичный и нулевой входы триггера вл ютс соответственно входами Старт и Стоп анализатора, выход триггера соединен с первым входом первого элемента И, второй вход которого вл етс синхровходом анализатора, выход первого элемента И соединен с входом запуска генератора импульсов,группа выходов формировател сигнатур вл етс группой информационных выходов анализатора, отличающийс тем, что, с целью расширени класса контролируемых объектов, анализатор дополнительно содержит п-разр дныйpulses, a trigger, two elements And, the first delay element and two groups of n elements And, where n is the number of information inputs of the analyzer, the single and zero inputs of the trigger are respectively the Start and Stop inputs of the analyzer, the output of the trigger is connected to the first input of the first element And, the second input of which is the synchronous input of the analyzer, the output of the first element I is connected to the trigger input of the pulse generator, the group of outputs of the signature generator is a group of information outputs of the analyzer, characterized by then, in order to expand the class of controlled objects, the analyzer further comprises an n-bit
замыканием цепей переключателей груп- JQ регистр, группу переключателей, элепы 14. Информационные сигналы с выходов соответствующих элементов И 11 через элемент ИЛИ 17 последовательно поступают на информационный вход формировател 19 сигнатур. Синхронизаци 25 формировател 19 сигнатур осуществл етс задержанными на втором элементе- 18 задержки тактовыми импульсами генератора 10. Задержка тактовых импульсов производитс на врем , необходи- п мое дл формировани очередного результата суммировани на выходе сумматора 6 по модулю два.the closure of the switch circuits of the group-JQ register, a group of switches, ELEP 14. The information signals from the outputs of the corresponding elements 11 through the element OR 17 sequentially arrive at the information input of the signature generator 19. The synchronization 25 of the signature generator 19 is carried out by the clock pulses of the generator 10 delayed by the second element 18 of the delay 18. The delay of the clock pulses is performed for the time necessary to form the next result of the summation at modulo two.
В очередном такте контрол осуществл етс смена контролируемой информации на входах 1 анализатора и при по влении синхросигнала на входе 4 работа анализатора повтор етс .In the next monitoring cycle, the controlled information is changed at the inputs 1 of the analyzer and when the sync signal appears at the input 4, the analyzer is repeated.
Окончание работы анализатора на вхо35Finishing work of analyzer on entry 35
ществл етс по сигналуSignal status
4040
мент ИЛИ и второй элемент задержки, причем первые входы элементов И первой группы вл ютс информационными входами анализатора, выходы элементов И первой группы подключены к входам элемента ИЛИ, выход которого соединен с информационным входом формировател сигнатур, размыкающие контакты переключателей группы подключены к соответствующим информационным входам регистра, вход сброса формировател сигнатур соединен с первым входом установки в О регистра и с единичным входом триггера, неинвертирующие разр дные входы регистра соединены соответственно с первыми входами элементов И второй группы, выход генератора импульсов соединен с вторыми входами элементов И второй группы и входом второго элемента задержки, входы с второго по (1-1)-й i-ro элемента И второй группы подключены к инвертирующим выходам (i-l)-x разр дов регистра (i-2,...,n), выходы элементов И второй группы подключены к вторым входам соответствующих элементов И первой группы и второму входу установки в О регистра, входы второго элемента И подключены к инвертирующим разр дным выходам реги- выход второго элемента И соединен с входом останова генератора импульсов и входом первого элемента задержки, выход которого подключен к размыкающим контактам переключателей группы, выход второго элемента задержки соединен с синхровходом формировател сигнатур.the OR or second delay element, the first inputs of the AND elements of the first group are the information inputs of the analyzer, the outputs of the AND elements of the first group are connected to the inputs of the OR element, the output of which is connected to the information input of the signature generator, the contact switches of the group switches are connected to the corresponding information inputs of the register , the reset input of the signature generator is connected to the first input of the installation in the О register and to the single trigger input, non-inverting bit inputs of the register are connected s, respectively, with the first inputs of the elements of the second group, the output of the pulse generator is connected to the second inputs of the elements of the second group and the input of the second delay element, the inputs from the second to (1-1) th i-ro element of the second group are connected to the inverting outputs ( il) -x register bits (i-2, ..., n), the outputs of elements AND of the second group are connected to the second inputs of the corresponding elements AND of the first group and the second input of the installation in О of the register, the inputs of the second element AND are connected to inverting bits the outputs of the reg-output of the second element And connected to the stop input of the pulse generator and the input of the first delay element, the output of which is connected to the disconnecting contacts of the switches of the group, the output of the second delay element is connected to the synchronous input of the signature generator.
де 3. При этом триггер 8 устанавливаетс в состо ние О и тем самым запрещает прохождение импульсов с с хровхода 4 анализатора на выход элемента И 9. 3. In this case, the trigger 8 is set to the state O and thus prohibits the passage of pulses from the blood flow 4 of the analyzer to the output of the element AND 9.
Окончательна сигнатура содержит в регистр е 7 сдвига и вьщаетс с выходов 5 анализатора дл дальнейшего сравнени с эталоном.The final signature contains a shift register 7 and is output from analyzer outputs 5 for further comparison with the reference.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118193A SU1377859A1 (en) | 1986-09-10 | 1986-09-10 | Signature analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118193A SU1377859A1 (en) | 1986-09-10 | 1986-09-10 | Signature analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1377859A1 true SU1377859A1 (en) | 1988-02-28 |
Family
ID=21256821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864118193A SU1377859A1 (en) | 1986-09-10 | 1986-09-10 | Signature analyzer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1377859A1 (en) |
-
1986
- 1986-09-10 SU SU864118193A patent/SU1377859A1/en active
Non-Patent Citations (1)
Title |
---|
Зарубежна радиоэлектроника. 1979, № 1, с. 53-60. Авторское свидетельство СССР № 1180896, кл. G 06 F 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1377859A1 (en) | Signature analyzer | |
SU1438003A1 (en) | Binary code to time interval converter | |
SU1291985A1 (en) | Device for checking pulse distributor | |
SU462194A1 (en) | Device for automatic checking converters | |
SU1083188A1 (en) | Random event arrival generator | |
SU1520526A1 (en) | Device for checking comparison circuits | |
SU763891A1 (en) | Numbers comparator | |
SU1179331A1 (en) | Random pulse flow generator | |
RU2022455C1 (en) | Time-slot train and intertrain space shaper | |
SU1267615A1 (en) | Stochastic analog-to-digital converter | |
SU1695389A1 (en) | Device for shifting pulses | |
SU938196A1 (en) | Phase-shifting device | |
SU1580370A1 (en) | Device for checking sequence of synchropulses | |
SU1262501A1 (en) | Signature analyzer | |
SU1397936A2 (en) | Device for combination searching | |
SU746182A1 (en) | Counting and measuring apparatus | |
SU744684A1 (en) | Pseudorandom signal generator | |
SU1443153A1 (en) | Device for extracting and subtracting pulses from pulse sequence | |
SU1511851A1 (en) | Device for synchronizing pulses | |
SU1224951A1 (en) | Multichannel noise-signal simulator | |
SU1051727A1 (en) | Device for checking counter serviceability | |
SU1462291A1 (en) | Device for determining extreme values of number sequences | |
SU1585791A2 (en) | Digit discriminator | |
SU1298909A1 (en) | Frequency divider with variable countdown | |
SU1626343A1 (en) | Pulse burst generator |