Изобретение относитс к вычислительной технике и может быть исполь зовано при построении устройств фор мировани адреса данных в универсал ных и специализированных цифровых вычислительных машинах, Известен формирователь адреса, содержащий блоки пам ти.исходных да ных и сектора сканировани , блоки оперативного запоминающего устройства , нечетного и четного кадров, первый и второй коммутаторы, сумматор ,. адресный счетчик, блок управле ни , датчик коррекции и преобразова тель til . Недостатками данного устройства вл ютс сложность реализации и, как следствие, сложность программир вани . Наиболее близким по технической сущности вл етс устройство дл фо мировани адреса, содержащее счетчик команд, регистр адреса команд, регистр адреса числа, регистр, первый и второй коммутаторы, первый . вход первого коммутатора соединен с входом устройства аппаратной установки адреса, второй вход первого коммутатора соединен с первым выход устройства и с выходом регистра. вход которого соединен с первым информационным входом устройства, счетный вход счетчика команд соединен со счетным входом устройства, . вход регистра адреса числа соединен с вторым информационным входом устройства и с первым Входом второго коммутатора, выход первого коммутатора соединен с адресным выходом устройства и с информационным входо счетчика команд, выход которого сое динен с вторым входом второго комму татора, выход которого соединен с входом регистра адреса команд, выход которого соединен с вторым выхо дом устройства.и с третьим входом первого коммутатора, выход регистра сГдреса числа соединен с четвертым входом первого коммутатора U2. Недостатком известного устройства вл етс отсутствие возможности без обращени к подпрограммам формировани исполнительных адресов данных, которые к тому же требуют соответствующих затрат машинного времени. Целью изобретени вл етс повышение быстродействи за счет сниже ни затрат машинного времени при решении задач классификации в реаль ном масштабе времени. Поставленна цель достигаетс тем, что в устройство дл формирова ни адреса данных, содержащее счетчик , регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход пер . вого коммутатора соединен с выходом регистра индекса, информационный вход которого соединен с выходом второго .коммутатора, первый вход которого соединен с информационным входом устройства, счетный вход которого соединен со счетным входом счетчика, выход которого подключен к второму входу второго коммутатора , введены сумматор, дешифратор, третий коммутатор, элемент ИЛИ и два элемента И, первые входы которых соединены с синхронизирующим входом регистра индекса и с тактовым входом устройства, двухразр дный кодовый вход которого соединен с входом дешифратора, первый, BTO-J рой и третий выходы которого соединены соответственно с управл ющим входом второго коммутатора, первым входом элемента ИЛИ и вторым входом первого элемента И, выход которого подключен к синхронизирующему входу регистра, информационный вход которого соединен с первым входом третьего ко влутатора и с выходом первого коммутатора, второй вход которого соединен с информационным входом устройства, первый управл ю- , щий вход которого подключен к управл ющему входу первого коммутатора, а второй управл ющий вход устройства к второму входу элемента ИЛИ и к управл ющему входу третьего коммутатора , выход которого соединен с информационным входом регистра адреса числа, синхронизирующий вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход регистра адреса числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого соединен с выходом регистра , при этом выход сумматора под- ключей к второму входу третьего коммутатора , а выход регистра индекса .подключен к входу счетчика. На чертеже представлена блок-схема устройства дл формировани адреса данных. .; Устройство дл формировани адреса данных содержит счетчик 1, регистр 2 адреса числа, регистр 3 индекса , регистр 4, первый коммутатор 5, второй коммутатор б, сумматор 7, дешифратор 8, третий коммутатор 9, элемент 41ЛИ 10, первый элемент И 11, второй элемент И 12, информационный вход 1.3, адресный выход .14, тактовый вход 15,. двухразр дный кодовый вход 16, первый управл ющий вход 17, второй управл ющий вход 18 и счетный вход 19, Устройство работает следующим образом . При коде 00 на двухразр дном кодовом входе 16 устройства сигналы на выходах дешифратора 8 отсутствуют . Отсутствие сигнала на первом выходе-дешифратора 8 настраивает второй коммутатор 6 на передачу, информации с выхода счетчика .1 на информационный вход регистра 3 индекса , Отсутствие сигнала на втором выходе дешифратора 8 закрывает второй элемент И 12, если отсутствует сигнал на втором управл ющем входе 18 устройства. Отсутствие сигнала на третьем выходе дешифратора 8 запирает первый элемент И 11. При отсутствии сигнала на первом управл ющем (Входе 17 устройства первый коммутатор 5 настроен на пропускание информации с информационного входа 13 устройства на первый вход третьего кокмутатора 9 и информационный вход регистра 4. Отсутствие сигнала на втором управл ющем входе 18 устройства запирает второй элемент И 12, если отсутствует сигнал на втором выходе дешифратора 8 и настраивает третий кс 1мутатор 9 на пропускание информации с его первого входа на информационный вхОд регистра 2 адреса числа. В режиме пр мой адресации на двухраэр дном кодовом входе 16 устройства присутствует код 10, а на управл ющих входах 17 и 18 устройств сигналы отсутствуют, при этом на вт ром выходе дешифратора 8 присутствует сигнал, который, поступа чере первый вход элемента ИЛИ 10 на второй вход элемента И 12, разрешает его срабатывание при поступлении сигнала с тактового входа 15 на пер вый вход второго элемента И 12. Адрес числа с информационного входа 1 устройства проходит через коммутато ры 5 и 9 на информационный В14рд регистра 2 адреса числа и запоминаетс в нем от импульса на тактовом входе 15. Так как сигнал с тактовогЬ вход 15безусловно производит запись в регистр 3 индекса, а содержимое регистра 3 индекса при этом не-должно мен тьс , то в этом случае сигнал н счетный вход 19 устройства не подаетс и на входе счетчика 1 и соотве ственно на входе регистра 3 индекса присутствует та же информаци , что и на выходе регистра 3 индекса. Перед выполнением режимов адрейа ции с индексацией индекс заноситс на регистр .3 индекса следующим образом . На двухразр дный кодовый вхо 16устройства подаетс код 01, по которому на первом выходе дешифрато ра 8 вырабатываетс сигнал, настраи вающий второй коммутатор 6 на перелачу информации (значение индекса) с информационного входа 13 устройства на информационный вход регистр 3-индекса. По сигналу на тактовом входе 15 значение индекса запоминаетс в регистре 3 индекса, после че го код 01 с двухразр дного кодового входа 16 устройства снимаетс . В режиме адресации с индексацией смещение запоминаетс в регистре 2 адреса числа, аналогично описанному в режиме пр мой адресации. В следующем цикле работы устройства (цикл работы устройства соответствует перирду следовани сигналов на тактовом входе 15 устройства) на его двухразр дный кодовый вход 16 подаетс кед 11 по которому вырабатываетс сигнал на третьем выходе дешифратора 8 и отпирает первый элемент И 11 по второму входу. В этом же цикле подаетс сигнал на первый управл ющий вход 17 устройства, который настраивает первый коммутатор 5 на пропускание информации (индекса) с выхода регистра 3 индекса на информационный вход регистра 4, вкотором он и запоминаетс по сигналу с тактового входа 15 устройства. В следующем цикле код на входе дешифратора 8 равен 00 и иа втором управл ющем входе 18 устройства вырабатываетс сигнал, который открывает по второму входу второй элемент И 12, пройд через элемент ИЛИ 10 и настраивает третий коиФчутатор 9 на передачу информации на информационный вход регистра 2 адреса числа с выхода сумматора 7, который равен сумме смещени , наход щегос в регистре 2 адреса числа и индекса, наход щегос в регистре 4, и запись которого в регистр 2 гщреса числа производитс по сигналу с тактового входа 15 устройства. Режим адресации с продвижением индекса выполн етс аналогично описанному с той лишь разницей, что в третьем цикле на счетный вход 19 устройства подаетс сигнал, поэтому в этом цикле в регистр 3 индекса записываетс увеличенное на единицу его предыдущее значение. Это позвол ет организо&ать магазинную обработку массивов данных, когда командные слова и соответственно составл юща исполнительных сшресов чисел (смещение ) располагаютс в посто нной пам ти . Перед выполнением режима магазинной обработки данных значение шага наращивани адресов заноситс в регистр 4 следующим образом, (слеfliyeT отметить, что при величине шага наращивани адресов равной единице получаетс истинно магазинна обработка массива данных). На первый управл ющий вход 17 устройства подаетс сигнал, поэтому значение шага наращивани адресов с информационного входа 13 устройства через первый коммутатор 5 подаетс на ин.формационный вход регистра 4,- в котором и запоминаетс по сигналу с тактового