SU1068930A1 - Device for minimization of logic functions - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ МИНИМИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ, со-. держащее счетчик, регистр и первую группу элементов И, отличающеес  тем, что, с целью расширени  области .применени  путем обеспечени  возможности вычислени  минимального покрыти , оно содержит триггер , генератор импульсов, m регистров, где m - количество исходных кодов, m групп по п элементов И, где п - количество разр дов , п элементов ИЛИ, первый и второй элементы И и схему сравнени  кодов по числу единиц, причем вход установки тригtz гера в «О и «1 подключены соответственно к входу запуска устройства и К выходу первого элемента И, единичный выход триггера соединен с входом запуска генератора импульсов, выход которого соединен со счетным входом счфтчика, выход i-ro разр да которого, где i l,2,...,m, соединен с i-M входом первой группы входов схемы сравнени  кодов по числу единиц, первым входом i-ro элемента И первой группы, i-м входом первого элемента И и первыми входами элементов И (i + 1)-и группы, к вторым входам которых подключены соответствующие выходы (i-fl)-ro регистра выход каждого j-ro элемента И (i-f 1)-й ipynпы , где j 1,2,...п, соединен с i-M входом j-ro элемента ИЛИ группы, выход которого соединен с .j-м входом второго элемента И, выход которого соединен с вторыми входами (Л элементов И первой группы, выходы которых соединены с установочными входами рес гистра, выходы разр дот которого соединены с второй группой входов схемы сравнени  кодов по числу единиц, выход которой соединен с третьими входами элементов И первой группы. о 05 00 СО соDEVICE FOR MINIMIZATION OF LOGICAL FUNCTION, holding the counter, register and the first group of elements AND, characterized in that, in order to expand the scope by applying the possibility of calculating the minimum coverage, it contains a trigger, a pulse generator, m registers, where m is the number of source codes, m groups of n elements And, where n is the number of bits, n of the OR elements, the first and second elements are AND, and the comparison circuit of codes by the number of units, and the input of the installation of the triggers is in “O and” 1 are connected respectively to the device start input and to the output of the first element AND, one The first trigger output is connected to the trigger input of the pulse generator, the output of which is connected to the counting input of the schtchik, the output of the i-th bit of which, where il, 2, ..., m, is connected to the iM input of the first group of inputs of the code comparison circuit by the number of units , the first input of the i-ro element AND of the first group, the i-th input of the first element AND, and the first inputs of the elements AND (i + 1) -and groups, to the second inputs of which the corresponding outputs (i-fl) -ro register the output of each j The -ro element AND (if 1) ipynpy, where j 1,2, ... n, is connected to the iM input of the j-ro element OR of the group whose output Connected to the .j-th input of the second element I, the output of which is connected to the second inputs (L elements AND of the first group, the outputs of which are connected to the registry inputs, the outputs of which are connected to the second group of inputs of the code comparison circuit by the number of units, output which is connected to the third inputs of the elements And the first group. about 05 00 WITH co

Description

Изобретение относитс  к вычислительной технике и может быть использовано при создании специализированных устройств обработки информации. Задача отыскани  покрыти , особенно минимального покрыти , встречаетс  довольно часто: при минимизации логических функций , при отыскании тестовых наборов дл  цифровых схем, формировани  магазинокомплектов инструментов дл  станков при обработке больших партий деталей и т. Д- IUПод покрытием понимаетс  набор строк Двончной матрицы, содержащих в совокупности хот  бы одну еднннцу в каждом столбце , а под минимальным покрытием - минимальный набор таких строк. В насто щее врем  минимальное покрытие в матрицах небольшой размерности отыскиваетс  вручную, а в матрицах большой размерности - с помощью универсальных ЭВМ по известным процедурам. Однако эти процедуры громоздки и их реализаци  на ЭВМ требует значительных затрат машинного времени и оперативной пам ти , поэтому поиск минимального покрыти  с помощью ЭВМ оказываетс  неэкономичным .. Известно устройство дл  минимизации логических функций, содержащее последовательно соединенные пульт управлени  преобразователь дизъюнктивной нормальной формы логических выражений и совершенную дизъюнктивную нормальную форму, регистр, группу элементов И, выходной блок и блок регистрации, а также счетчик и дешифратор, выходы которого соединены с вторыми входами элементов И группы (2. «Однако это устройство предназначено с. «иии„„оо.,„ы nV-ru....,.,. и дл  минимизации логических функций на основе графовых методов представление функций, т. е..имеет достаточно узкие функциональные возможности. Целью изобретени   вл етс  расширение области применени  устройства путем обеспечени  возможности вычислени  минимального покрыти . Цель достигаетс  тем, что в устройство, содержащее счетчик, регистр и первую группу элементой И, введены триггер, генера тор импульсов, П1 регистров, где m - количество исходных кодов m групп по п элементов И, где п - количество разр дов кодов п элементов ИЛИ, и второй элементы И и схему сравнени  кодов по числу единиц, причем входы установки триггера в «О и tl подключены соответсгвенно к входу запуска устройства н к выходу первого элемента И, единичный выход триггера соединен с йходом запуска .генератора импульсов, выход которого соединен со счетным входом счетчика, выход i-ro55 ное прохождение единичных выходных снгразр да которого, где i l,2,...m, соединенналов регистров 5i и 5} и т. д. Каждый изThe invention relates to computing and can be used to create specialized information processing devices. The task of finding a coating, especially a minimum coverage, is quite common: minimizing logical functions, finding test sets for digital circuits, building tool kits for machine tools when processing large batches of parts, and so on. aggregates of at least one ednntsu in each column, and under the minimum coverage - the minimum set of such rows. At present, the minimum coverage in the matrices of small dimensionality is searched manually, and in the matrices of large dimensionality - using universal computers using known procedures. However, these procedures are cumbersome and their implementation on a computer requires a considerable amount of computer time and RAM, so finding the minimum coverage using a computer turns out to be uneconomical. a disjunctive normal form, a register, a group of elements AND, an output block and a registration block, as well as a counter and a decoder, the outputs of which o are connected to the second inputs of elements AND of the group (2. “However, this device is designed with.“ ii „„ oo., „s nV-ru ....,.,. and to minimize logical functions based on graph methods representing functions, i.e. it has rather narrow functionality. The aim of the invention is to expand the field of application of the device by providing the possibility of calculating the minimum coverage. The goal is achieved by introducing a trigger into the device containing the counter, the register and the first group by the AND element P1 registers where m is the number of source codes of m groups according to n elements AND, where n is the number of bits of codes of n elements OR, and the second element AND and the comparison scheme of codes according to the number of units, with the trigger installation inputs in "O and tl connected respectively to the start input device n to the output of the first element I, the single trigger output is connected to the start of the pulse generator, the output of which is connected to the counter input of the counter, the output i-ro55 the single passing of the single output of which, where il, 2, ... m, is connected registers 5i and 5}, etc. Each and every

с i-M входом первой группы входов схемывыходов разр дных элементов И i-rowith i-M input of the first group of inputs of output circuits of the bit elements AND i-ro

«сравнени  кодов по числу единиц, первым :разр да (.1 1,2п) соединен с одним из входом i-ro элемента И первой группы, i-M входом первого элемента И и первыми входами элементов И (1 + 1)-й группы, к вторым входам которых подключены соответствующие выходы (i-fl)-ro регистра, выход каждого j-ro элемента И (1 + 1)-й группы, где j l,2п, соединен с i-м входом j-ro элемента ИЛИ группы, выход которого соединен с j-м входом второго элемента И, выход которого соединен с вторыми входами элементов И первой группы, выходы которых соединены с установочными входами регистра, выходы разр дов которого соединены с второй группой входов схемы сравнени  кодов по числу единиц, выход которой соединен с третьими входами элементов И первой группы. На чертеже представлена схема устройства . Устройство содержит триггер I, генератор 2 импульсов, первый элемент И 3, счет ...... Pf ТР°Л 71 fi 1 °й элементов И, 6,, Gj..., 6„, 6,, Ь,..- 6„ , 6,, j..., 6 группы из п элементов ИЛИ 7, второи элемент И 8, группу из ш элементов И 9, регистр 10, схему 11 сравнени  кодов по числу единиц, вход 12 запуска устройства. Устройство работает следующим образом . . В исходном состо нии в п-разр дных регистрах 5j-5гч зафиксированы m комбинаций п-разр дных кодов, составл ющих Двоичную матрицу размерности тхп, минимальное покрытие которой требуетс  вычис« ть . Триггер 1 находитс  в нулевом состо  поэтому генератор 2 импульсов заблокирован . При поступлении сигнала на вход 2 запуска устройства триггер 1 переходит « единичное состо ние, счетчик 4. устанав. лнваетс  в нулевое состо ние, а разр ды . регистра 10 - в единичное состо ние (цепи начальной установки не показаны). С выхода генератора 2 поступают импульсы на счетный вход счетчика 4. Счетчик 4 - двоичный т-разр дный счет.чик , на его выходах последовательно формируютс  все 2 комбинаций единичных и нулевых сигналов. При поступлении на вход счетчика первого нмпульса от генератора 2 единичный сигнал по вл етс  на его первом „,.. .., выходе. При этом разрешено прохождение единичных сигналов через те разр дные элементы {et группы И 6 на которые поступают единичные сигналы с выходов регнстра 5 . При поступлении на вход счетчика 4 второго импульса единичный сигнал по вл етс  на втором выходе счетчика и, соответственно , разрещено прохождение еднничных выходных сигналов регистра 5z через разр дные элементы И 6. При поступленнн третьего импульса разрешено одновременсоответствующих входов элемента ИЛИ 7 i-ro разр да, поэтому на выходе элемента ИЛИ 7 )-го разр да по вл етс  единичный tиrнaл, если на i-м выходе хот  бы одного Из регистров 5|-5т, выбранного с помощью Счетчика 4 в данный момент, присутствует единичный сигнал. Код счетчика 4, при котором на всех выходах группы элементов ИЛИ 7 возникают единичные сигналы, соответствует покрытию двоичной матрицы В этом случае на выходе элемента И 8 так же будет единичный сигнал, который по ступает на входы элёмеитов И 9 первой группы. Если одиовременИо количество единиц кода в счетчике 4 меньше, чем чнслб единиц кода, хран щегос  в регистре 10 (это определ етс  схемой 11 сравнени  кодов по числу единиц), то код этого покрыти  переписываетс  в регистр 10. Еслн в результате дальнейшего функционировани  устройства вы влено другое покрытие, обеспечеииое меньшим количеством задействованных регистров 6j-5tn, т. е. меньшим числом единиц в выходном коде счетчика 4, то в регистре 10 результата заноситс  этот код."Comparison of codes by the number of units, first: the bit (.1 1.2 p) is connected to one of the inputs of the i-ro element AND of the first group, iM input of the first element And and the first inputs of elements And (1 + 1) -th group, to the second inputs of which the corresponding outputs (i-fl) -ro of the register are connected, the output of each j-ro element AND (1 + 1) -th group, where jl, 2n, is connected to the i-th input of the j-ro element OR group, the output of which is connected to the jth input of the second element I, the output of which is connected to the second inputs of the elements AND of the first group, the outputs of which are connected to the installation inputs of the register, output The bits of the bits of which are connected to the second group of inputs of the code comparison circuit by the number of units, the output of which is connected to the third inputs of the AND elements of the first group. The drawing shows a diagram of the device. The device contains a trigger I, a generator of 2 pulses, the first element I 3, counting ...... Pf TP ° L 71 fi 1 ° th elements I, 6 ,, Gj ..., 6 „, 6 ,, b ,. .- 6 „, 6 ,, j ..., 6 groups of n elements OR 7, second element AND 8, group of w elements AND 9, register 10, circuit 11 comparison of codes by the number of units, input 12 of the device start. The device works as follows. . In the initial state, in n-bit registers 5j-5gch, m combinations of n-bit codes are fixed, constituting a Txp binary matrix, the minimum coverage of which is required to be calculated. Trigger 1 is in zero state so the pulse generator 2 is blocked. When a signal arrives at the start-up input 2 of the device, trigger 1 goes to "one state, counter 4. having set. It is in the zero state, and the bit. Register 10 is in the unit state (initial setup chains are not shown). From the output of generator 2, pulses are sent to the counting input of counter 4. Counter 4 is a binary t-bit counter. A chip, on its outputs all 2 combinations of single and zero signals are sequentially generated. When the first impulse from the generator 2 arrives at the input of the counter, a single signal appears at its first, ..., ..., output. At the same time, the passage of single signals through those bit elements {et of the AND 6 groups to which single signals from the outputs of the register 5 are received is allowed. When a second pulse arrives at the input of counter 4, a single signal appears at the second output of the counter and, accordingly, the single output signals of register 5z are allowed to pass through the AND 6 discharge elements. When the third pulse is received, the simultaneous inputs of the element OR 7 i-ro are allowed therefore, at the output of the OR 7) -th bit, a single t-n appears if at the i-th output at least one of the registers 5 | -5t, selected with the help of Counter 4 at the moment, there is a single signal. Counter code 4, in which single signals appear at all outputs of the group of elements OR 7, corresponds to the coverage of the binary matrix. In this case, at the output of the element AND 8 there will also be a single signal that goes to the inputs of elemeites And 9 of the first group. If at the same time the number of code units in counter 4 is less than the number of units of code stored in register 10 (this is determined by code comparison circuit 11 by the number of units), then the code of this coverage is copied to register 10. As a result of further operation of the device, If another coverage is provided by a smaller number of registers 6j-5tn involved, i.e. a smaller number of ones in the output code of counter 4, then in the result register 10 this code is entered.

После того, как перебраны все возможные комбинации выходных кодов счетчика 4, т.е. после поступлени  на его вход импульсов, на всех выходах счетчика присутствуют единичные сигналы и на выходе элё мента И 3 по вл етс  едицичный сигнал,After all possible combinations of output codes of counter 4 have been enumerated, i.e. after the arrival of pulses at its input, there are single signals at all outputs of the counter and a single signal appears at the output of the AND 3 cell,

который устанавливает: триггер 1 в нулевое состо ние, и работа устройства заканчива/етс . Единичные сигналы в выходном коде регистра Ю результата указывают номера регистров 5|-5т, которые соответствуют набору строк, образующих минимальное покрытие двоичной матрицы.which sets: trigger 1 to the zero state, and the operation of the device is terminated / e. The single signals in the output code of the U register of the result indicate the numbers of the registers 5 | -5m, which correspond to the set of rows forming the minimum coverage of the binary matrix.

Использование специализированного устройства дл  выполненн  вычислени  минимального покрытн  обеспечивает высокую эффективность такого вычислени , экономит ресурсы универсальных ЭВМ.The use of a specialized device to perform the calculation of the minimum coverage provides a high efficiency of such a calculation, saves the resources of mainframes.

Claims (1)

' - УСТРОЙСТВО ДЛЯ МИНИМИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ, со-. держащее счетчик, регистр и первую группу элементов И, отличающееся тем, что, с целью расширения области применения путем обеспечения возможности вычисления минимального покрытия, оно содержит триггер, генератор импульсов, ш регистров, где m — количество исходных кодов, m групп по п элементов И, где η — количество' разрядов, п элементов ИЛИ, первый и второй элементы Ии схему сравнения кодов по гера в «О» и «1» подключены соответственно к входу запуска устройства и к выходу первого элемента И, единичный выход триггера соединен с входом запуска генератора импульсов, выход которого соединен со счетным входом счетчика, выход i-ro разряда которого, где i = l,2.....m, соединен с i-м входом первой группы входов схемы сравнения кодов по числу единиц, первым входом i-ro элемента И первой группы, i-м входом первого элемента И и первыми входами элементов И (1 + 1)-й группы, к вторым входам которых подключены соответствующие выходы (i + l)-ro регистра, выход каждого j-ro элемента И (i + 1)-й fpynпы, где j = 1,2,...η, соединен с i-м входом j-ro элемента ИЛИ группы, выход которого соединен с .j-м входом второго элемента И, выход которого соединен с вторыми входами элементов И первой группы, выходы которых соедйнены с установочными входами регистра, выходы разрядов которого соединены с второй группой входов схемы сравнения кодов по числу единиц, выход которой соединен с третьими входами элементов И'- DEVICE FOR MINIMIZING LOGICAL FUNCTIONS, co. holding a counter, register and the first group of AND elements, characterized in that, in order to expand the scope by providing the possibility of calculating the minimum coverage, it contains a trigger, a pulse generator, w registers, where m is the number of source codes, m groups of n AND elements , where η is the number of bits, n elements OR, the first and second elements And the scheme for comparing the codes for the ger in “O” and “1” are connected respectively to the input of the device’s start and to the output of the first element And, the single output of the trigger is connected to the start input pulse generator, the output of which is connected to the counting input of the counter, the output of the i-ro discharge of which, where i = l, 2 ..... m, is connected to the i-th input of the first group of inputs of the circuit for comparing codes by the number of units, the first input i -ro of the And element of the first group, the ith input of the first And element and the first inputs of the And elements (1 + 1) of the group, to the second inputs of which the corresponding outputs of the (i + l) -ro register are connected, the output of each j-ro element And the (i + 1) th fpynpy, where j = 1,2, ... η, is connected to the i-th input of the j-ro element of the OR group, whose output is connected to the .j-th input of the second element And, the output to orogo coupled to second inputs of AND gates of the first group, the outputs of which register with mounting soedyneny inputs bits outputs are connected to inputs of the second group by the number of units of code comparison circuit, the output of which is connected to the third input of the AND 00 СО со00 WITH