Изобретение относитс к импуль . сной технике и может быть .спрльзо вано в радиолокационных и 1задио- навигационных имитаторах доплеровского сдвига частоты. Известеи делитель частоты следо вани импульсов, содержащий счетчик , выходы которого соединены с входами элемента сравнени , к другим входам которого подключены выходы управл ющего регистра, а вы ход элемента сравнени соединен с входом сброса счетчика и элемента запрета, второй вход которого соед нен с выходом элемента задержки, вход которого соединен с входом счетчика импульсов l . Недостаток известного устройств ограниченные функциональные возмож ности из-за непропорциональности выходной частоты импульсов управл ю щему коду и неравномерности период выходной частоты. Наиболее близким по технической сущности к предлагаемому вл етс управл емый делитель частоты следо вани импульсов, содержащий счетчи импульсов, выходы которого соедине ны с первыми входами элемента срав нени , вторые входы которого подклю чены к регистрам кода делени , а выход через элемент ИЛИ - к входу сброса счетчика импульсов 2j . Недостаток известного устройства - огра«иченные функциональные возможности из-за того, что в про цессе эксплуатации снижаетс опера тивность управлени делителем в ре зультате отсутстви пропорциональной зависимости между управл ющим кодом и выходной частотой импульсо Цель изобретени - расширение функциональных возможностей. Указанна цель достигаетс тем, что в управл емый делитель частоты следовани импульсов, содержащий счетчик импульсов, первый выход которого соединен с первым входом элемента сравнени , второй вход которого соединен с выходом регистра кода делител , а выход через элемент ИЛИ - с входом сброса счетчика импульсов, введены переключатель, сумматор, четыре элемента И, дополнительный элемент ИЛИ, триггер и генератор импульсов, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с инверсным выходом триггера , третий вйод через замыкающий контакт переключател - с шиной управлени , а выход г с первым входом второгЬ элемента И, второй вход которого подключен к шине кода частоты, а выход - к первому входу сумматора, второй вход которого соединен с первыми входами регистра кода делител и триггера, вторым входом элемб нта ИЛИ и размыкающим контактом пе1реключател , а выход сумматора соединен с первым входом третьего элемента И, третьим входом элемента ИЛИ и вторым входом триггера , пр мой выход которого через последовательно соединенные четвертый элемент И, второй вход которого подключен к шине опорной частоты, и дополнительный элемент ИЛИ подключен к счетному входу счетчика импульсов , второй выход которого соединен с вторым входом третьего элемента И, выход которого подключен к второму входу регистра кода делител ,npHj этом второй вход дополнительного элемента ИЛИ соединен с выходом первого элемента И. На фиг. 1 представлена структурна схема устройства; на фиг. 2 временные диаграммы, по сн ющие его работу. Устройство содержит счетчик 1 импульсов, первый выход которого соединен с первым входом элемента 2 сравнени , второй вход которого соединен с выходом регистра 3 кода делител , а выход через элемент ИЛИ 4- с входом сброса счетчика 1, генератор 5 импульсов,.- выход которого соединей с первым входом первого элемента И б, второй вход которого соединен с инверсным выходом триггера 7, третий вход через замыкающий контакт переключател 8 - с шиной управлени , а выход - с первым входом второго элемента И 9, выход которого подключен к первому входу сумматора 10, второй вход которого соединен с первыми входами регистра 3 и триггера 7, вторым входом элемента ИЛИ 4 и размыкающим контактом переключател 8, выход сумматора 10 соединен . с первым входом третьего элемента И 11, третьим входом элемента ИЛИ 4 и вторым входом триггера 7, пр мой выход которого через последовательно соединенные четвертый элемент И 12 и дополнительный элемент ИЛИ 13 подключен к счетному входу счетчика 1, второй выход которого соединен с вторым входом третьего элемента И 11, выход которого подключен к второму входу регистра 3 кода делител , при этом второй вход дополнительного элемента ИЛИ 13 соединен с выходом первого элемента И б, шину 14 управлени , шину 15 опорной частоты, шину 16 кода частоты. Устройство работает следующим образом. При положении переключател 8 Предустановка (интервал времени O-sti на фиг. 2) управл ющий сигнал осуществл ет начальную установку в нуль регистра 3 и счетчика 1, в нулевое состо ние - триггера 7 и в начальный код - сумматора 10, равны дополнительному кoдyZ| - -Нчч тах- оп где2, значение максимального ко да сумматора, превьлаающее возможное значение igj, опорной частоты. При коммутации переключател 8 в положение Работа (интервал времени 12 на фиг. 2) элемент 6 открываетс управл ющим сигналом с переключател 8 и сигналом разрешени , предварительно поступившим с инверсного выхода триггера 7. Импул сы генератора 5, частота КОТОЕЫХ согласована с быстродействием сумматора 10, поступают на вход счетчика 1 через ОТКРЫТЫ.Й элемент 6 и элемент 13, а также на вход элемента 9 через открытый элемент 6. В ре зультате управл ющий код выходной частоты с тактом частоты генератора 5 суммируетс с с помощью сумматора 10. Импульс переполнени сумматора 10 открывает элемент 11 и число тактов слржени f,о подсчитанное счетчиком 1, переписывЪетс в регистр 3. Кроме того, импульс переполнени устанавливает триггер 7 в единичное состо ние. а счетчик 1 - в нуль через элемент4 В момент 7 тг иггёр 7 закрывает элемент 6 и открывает элемент 12 и последовательность импульсов опорной частоты, период которой может быть меньше времени срабатывани сумматора 10, заполн ет счетчик 1 через элементы 12 и 13 до тех пор, пока элемент 2 не зафиксирует состо ние, соответствующее записанному в регистре 3 коду. При этом на выходе управл емого делител по вл етс последовательность импульсов с частотой ВЫх on Таким образом, введение дополнителвных блоков и св зей позвол ет получить пропорциональную зависимость между выходной частотой делител и управл ющим кодом, подавае№лм на вход делител частоты. Это дает возможность исключить ручные операции преобразовани значени выходной.частоты в управл ющий код делител , а следовательно, уменьшить затраты времени и тем самым повысить оперативность установки частоты делител , т.е. расширить функциональные возможности устройства.This invention relates to a pulse. technology and can be used in radar and rear-navigation simulators of the Doppler frequency shift. The lime pulse tracking frequency divider contains a counter, the outputs of which are connected to the inputs of the comparison element, the other outputs of which are connected to the outputs of the control register, and the output of the comparison element connected to the reset input of the counter and the prohibition element, the second input of which is connected to the output of the element delay, the input of which is connected to the input of the pulse counter l. A disadvantage of the known devices is limited functional capabilities due to the disproportionality of the output frequency of the pulses to the control code and the unevenness of the period of the output frequency. The closest in technical essence to the present invention is a controlled pulse following frequency divider, containing pulse counters, whose outputs are connected to the first inputs of the comparison element, the second inputs of which are connected to the division code registers, and the output through the OR element - to the input reset pulse counter 2j. A disadvantage of the known device is limited functionality due to the fact that during operation the speed of control of the divider is reduced due to the absence of a proportional relationship between the control code and the output frequency of the pulse. The purpose of the invention is to expand the functionality. This goal is achieved by the fact that a controlled pulse frequency divider containing a pulse counter, the first output of which is connected to the first input of the comparison element, the second input of which is connected to the output of the register of the divider code, and the output through the OR element to the reset input of the pulse counter, A switch, an adder, four AND elements, an additional OR element, a trigger and a pulse generator, the output of which is connected to the first input of the first AND element, the second input of which is connected to the inverse output of a trigger, are entered pa, the third input through the closing contact of the switch with the control bus, and the output r with the first input of the second element I, the second input of which is connected to the frequency code bus, and the output to the first input of the adder, the second input of which is connected to the first inputs of the divider code register and a trigger, the second input of the OR element and the disconnecting contact of the switch, and the output of the adder is connected to the first input of the third element AND, the third input of the OR element and the second input of the trigger, whose direct output is through the series connected fourth And, the second input of which is connected to the reference frequency bus, and the additional OR element is connected to the counting input of the pulse counter, the second output of which is connected to the second input of the third And element, the output of which is connected to the second input of the divider code register, npHj is the second additional input the OR element is connected to the output of the first element I. In FIG. 1 shows a block diagram of the device; in fig. 2 time diagrams for his work. The device contains a pulse counter 1, the first output of which is connected to the first input of the comparison element 2, the second input of which is connected to the output of the divider code register 3, and the output through the OR 4 element to the reset input of the counter 1, the pulse generator 5, the output of which the first input of the first element And b, the second input of which is connected to the inverse output of the trigger 7, the third input through the closing contact of the switch 8 - with the control bus, and the output - with the first input of the second element And 9, the output of which is connected to the first input of the sum Ator 10, the second input of which is connected to the first inputs of the register 3 and the trigger 7, the second input of the element OR 4 and the disconnecting contact of the switch 8, the output of the adder 10 is connected. with the first input of the third element AND 11, the third input of the element OR 4 and the second input of the trigger 7, the direct output of which through the series-connected fourth element AND 12 and the additional element OR 13 is connected to the counting input of the counter 1, the second output of which is connected to the second input of the third element 11, the output of which is connected to the second input of register 3 of the divider code, while the second input of the additional element OR 13 is connected to the output of the first element b, control bus 14, reference frequency bus 15, frequency code bus 16. The device works as follows. At the position of the switch 8 Preset (the time interval O-sti in Fig. 2), the control signal sets the initial register to zero 3 and counter 1, to the zero state - trigger 7 and to the initial code - adder 10, equal to the additional codeyZ | - - HH tach - op where 2, the value of the maximum code of the adder, exceeding the possible value of igj, the reference frequency. When switching the switch 8 to the Operation position (time interval 12 in Fig. 2), element 6 opens with a control signal from switch 8 and a enable signal previously received from the inverse output of trigger 7. Generator impulse 5, the frequency of which is 10, arrive at the input of counter 1 through OPEN element 6 and element 13, as well as the input of element 9 through the open element 6. As a result, the control code of the output frequency with the frequency of the generator 5 is summed with the adder 10. Impulse erepolneni adder 10 opens member 11 and number of cycles slrzheni f, counted on the counter 1, perepisyvets in register 3. In addition, the overflow pulse sets flip-flop 7 in a single state. and counter 1 goes to zero through element 4. At time 7, the igger 7 closes element 6 and opens element 12 and the pulse sequence of the reference frequency, the period of which may be less than the response time of adder 10, fills counter 1 through elements 12 and 13 until while element 2 does not fix the state corresponding to the code recorded in register 3. In this case, a sequence of pulses with a frequency of output on appears in the output of the controlled divider. Thus, the introduction of additional blocks and connections allows to obtain a proportional relationship between the output frequency of the divider and the control code, which feeds the input to the frequency divider. This makes it possible to eliminate the manual operations of converting the output frequency value to the divider control code, and consequently, reduce the time costs and thereby increase the efficiency of setting the frequency of the divider, i.e. expand the functionality of the device.
Iff „работаIff „work
Фид. 2Feed 2