SU1053298A1

SU1053298A1 - Device for controlling data transmission channel

Info

Publication number: SU1053298A1
Application number: SU813294848A
Authority: SU
Inventors: Валентин Васильевич Алексеев; Генрих Викторович Васильев; Валентин Николаевич Ерженинов; Геннадий Антонович Кузин; Вадим Юрьевич Кондрашев
Original assignee: Предприятие П/Я Г-4190
Priority date: 1981-05-25
Filing date: 1981-05-25
Publication date: 1983-11-07

Abstract

1. УСТРОЙСТВО КОНТРОЛЯ ТРАКТА ПЕРЕДАЧИ ДАННЫХ, содержащее модем и соединенный с ним блок защиты от ошибок, на другой вход которого подаютс информационные посылки, а также счетчик, отличающеес тем, что, с целью сокращени времени контрол путем автоматизации npoitecса детализации неисправных элементов тракта в устройство введены блок установок , блок шлейфовани и решающий блок, при этом выход блока Защиты от ошибок соединен с первым входом блока установок, второй вход и первый и второй выходы которого соединены соответственно с выходом и входом счетчика и объединенными первыми входами блока шлейфовани и решаххцего блока, выход счетчика соединен с вторым входом блока шлейфовани , выход которого соединен с соответствующими входами модема, блока защиты от ошибок, блока установок и решакмцего блока, выход которого вл етс § выходом устройства. (Л1. A DATA TRANSMISSION CONTROL DEVICE, containing a modem and an error protection block connected to it, to another input of which information packets are sent, as well as a counter, characterized in that, in order to reduce the monitoring time by automating the details of the defective path elements to the device a setup block, a looping block and a decision block are entered, the output of the Error Protection block is connected to the first input of the setup block, the second input and the first and second outputs of which are connected respectively to the output m and the input of the counter and the combined first inputs of the block looping and reshahhtsego unit, an output of the counter is connected to a second input of the looping, the output of which is connected with the corresponding modem inputs of the relay error, the block sets and reshakmtsego unit, an output of which is § output device. (L

Description

Ьф.Bf

м /m /

2.Устройство по п. 1, отличающеес тем, что блок пшейфовани содержит два триггера, шесть элементов И и регистр, причем выход первого элемента И соединен с первыми входами второго и третьего элементов И, выход последнего соединен с первым входом регистра и. первым установочным входом первого триггера, инверсный и основной выходы которого подключены соответственно к второму входу третьего элемента И и к вторым входам второго и четвертого элементов И, выход последнего соединен с первыми входами п того и шестого элементов И, выход последнего подключен к первому установочному входу второго триггера и второму входу регистра инверсный и основной выходы второго триггера соединены соответственно с объединенными вторыми входами шестого и первого элементов И и с вторым входом п того элемента И, выход которого соединен с вторыми установочными входами первого и второго триггеров и с третьим входом регистра, четвертый вход которого соединен с выходом второго элемента И, выходы регистрасоединены с выходом шестого элемента И и вл етс выходом блока шлейфовани , первым и вторым входами которого вл ютс первые входы четвертого и первого элементов И.2. The device according to claim 1, characterized in that the pshifovany block contains two flip-flops, six AND elements and a register, the output of the first element AND connected to the first inputs of the second and third elements AND, the output of the last connected to the first input of the register and. the first installation input of the first trigger, the inverse and main outputs of which are connected respectively to the second input of the third element I and to the second inputs of the second and fourth elements I, the output of the last connected to the first inputs of the fifth and sixth elements And, the output of the last the trigger and the second register input the inverse and main outputs of the second trigger are connected respectively to the combined second inputs of the sixth and first And elements and to the second input of the five And element The output of which is connected to the second installation inputs of the first and second triggers and to the third input of the register, the fourth input of which is connected to the output of the second AND element, the outputs are register connected to the output of the sixth AND element and is the output of the stitching unit, the first and second inputs of which are the first the inputs of the fourth and first elements I.

3.Устройство по п. 1, отличающеес тем, что блок установок содержит триггер, два элеменИзобретение относитс к технике св зи и может использоватьс дл контрол тракта в системах передачи данных с использованием обратного канала св зи. Известно устройство контрол тракта передачи данных, содержащее модем и соединенный с ним блок защиты от ошибок, на другой вход которог подаютс информационные посылки, а также счетчик Cl J. Однако известное устройство имеет длительное врем контрол . Цель изобретени - сокращение времени контрол путем автоматизации процесса детализации неисправных элементов тракта. Поставленна цель достигаетс тем, что в устройство контрол тракта передачи данных, содержащее модем и соединенный с ним блок защиты от ошибок, на другой вход которого подаютс информационные посылки, а так же счетчик, введены бЛок установок.3. The device according to claim 1, characterized in that the installation unit contains a trigger, two elements. The invention relates to a communication technique and can be used to control the path in data transmission systems using a reverse communication channel. A data path monitoring device is known that contains a modem and an error protection unit connected to it, information packets are sent to another input, as well as a counter Cl J. However, the known device has a long monitoring time. The purpose of the invention is to reduce the monitoring time by automating the process of detailing defective path elements. This goal is achieved by the fact that block settings are entered into the data path monitoring device, which contains the modem and the error protection block connected to it, to another input of which information packets are sent, as well as a counter.

та И, элемент пам ти, элемент задержки , элемент ИЛИ, блок элементов пам ти и блок элементов И, причем основной и инверсный выходы триггера соединены, соответственно с первьмн входами первого и второго элементов И, второй и третий входы и выход которого соединены соответственно с первым входом триггера, с выходом элемента пам ти и первым входом элеента ИЛИ, соответствующие входы которого соединены с выходами блока элементов И, первые и вторые входы которого соединены соответственно с выходами блока элементов пам ти и с выходом элемента задержки, при этом соответствующие входы триггера и первого элемента И, вход элемента задержки и третьи входы блока элементов И вл ютс соответственно первым, вторым и третьим входами блока установок , а выходы элемента ИЛИ и первого , элемента И вл ютс выходом блока установок.This AND, the memory element, the delay element, the OR element, the block of memory elements and the block of AND elements, the main and inverse outputs of the trigger are connected, respectively, to the first inputs of the first and second elements AND, the second and third inputs and the output of which are connected respectively to the first input of the trigger, with the output of the memory element and the first input of the element OR, the corresponding inputs of which are connected to the outputs of the AND block, the first and second inputs of which are connected respectively to the outputs of the block of memory elements and to the output of the element delays, while the corresponding inputs of the trigger and the first element AND, the input of the delay element and the third inputs of the block of elements AND are respectively the first, second and third inputs of the installation block, and the outputs of the OR element and the first, element AND are the output of the installation block.

4, Устройство по п. 1, отличающеес тем, что решающий блок содержит элемент задержки, соеиненный с ним блок элементов И, выходы которого соединены с первыми входами блока триггеров, .выходы коорого вл ютс выходами решающего блока, первым и вторым входами котоого вл ютс соответственно вторые входы блока триггеров и объединенные вторые входы блока элементов И и элемента эадержки. блок шлейфовани и решающий блок, при этом выход блока защиты от ошибок соединен с первым входом блока установок, Ёторой вход и первый и второй выходы которого соединены соответственно с выходом и входом счётчика и объединенными первыми входа11 И блока шлейфовани и решающе- . го блока, выход счетчика соединен с вторым входом блока шлейфовани , выход которого соединен с соответствующими входами модема, блока защиты от ошибок, блока установок и решающего блока, выход которого вл етс выходом устройства. При этом блок шлейфовани содержит два триггера, шесть элементов И и регистр, причем выход первого элемента И со,единен с первыми входами второго и третьего элементов И, выход последнего соединен с первым входом регистра и первым установочным входом первого триггера, инверсный и основной выходы которого подключемы соответственно к второму входу третьего элемента И и к вторым входам второго и четвертого элементов И, выход последнего соединен с первыми входами п того и шестого элементов И, выход последнего подключен к первому установочному входу второго триггера и второму входу регистра инверсный и основной выводы второго триггера coeдинJны соответственно с объединенными вторыми вхо дами шестого и первого элемента И и с вторым входом п того элемента И, выход которого соединен с вторыми установочными входами первого и второго триггеров и с третьим входом регистра, четвертый вход которого соединен с выходом второго элемента |Hf выходы регистра соединены с выт ходом шестого элемента И и вл етс выходом блока шлейфовани , первым и вторым входами которого вл ютс первые входы четвертого и первогоj элементов И. При этом блок установок содержит триггер, два элемента И, элемент пам ти , элемент задержки, элемент ИЛИ, блок элементов пам ти и блок элементов И, причем основной и инверсны выходы триггера соединены соответственно с первыми входами первого и . второго элементов И, второй и третий входы и выход которого соединены соответственно с первым входом гера, с .выходом элемента пам ти и первым входом Элемента ИЛИ, соответствующие входы которого соединены с выходами блока элементов И, первые и вторые входы которого соединены соответственно с выходами элементов пам ти и с выходом элемента задержки при этом соответствующие входы триггера и первого элемента И, вход элемента задержки и третьи входы блока элементов И вл ютс соответственно первь;.1, вторым и третьим входами бло ка установок, а выходы элемента ИЛИ и Первого элемента И вл ютс выхО дом блока установок. Кроме того, реша1)щий блок содержит элемент згщержки, соединенный с ним блок элементов И, выходы которого ,соединены с первыми входами бло ка триггеров, выходы которого вл ютс выходами решающего блока, первым и вторым входами которого . вл ютс соответственно вторые входы , блока триггеров и объединенные вторые входы блока элементов И и элемента задержки. На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 вариант выполнени блока шлейфовани ; на фиг.З - вариант выполнени блока установок; на фиг.4 - вариант выполнени решающего блока. Устройство контрол тракта передачи данных содержит (фиг.1) решающий блок I, лок 2 шлейфовани , модем 3, блок 4 зашиты от ошибок, блок 5 установок и счетчик 6. Блок шлейфовани состоит из (фиг.2) регистра 7, первого и второго триггеров 8 и 9 соответственно, первого, второго, третьего, четвертого, п того и шестого элементов И 10 - 15 соответственно. Блок установок состоит из (фиг.З) триггера 16, первого и второго элементов И 17 и 18 соответственно , элемента 19 задержки, элемента 20 пам ти, элемента ИЛИ 21, блока 22 элементов 23 пам ти и блока 24 элементов И 25. Решающий блок состоит из (фиг.4} элемента 26 задержки , блока 27 элементов И 28 и блока 29 триггеров 30. Устройство работает оледуихцим образом. Блок 4 (фиг.1) передает через модем 3 в канал св зи информационные поа:шки и контролирует их доведение по ответгш, получаемым из канала , В случае их отсутстви блок 4выдает в блок 5 импульсы начала передаваемых посылок и сигнала Начало фазировани .. По получений из канала св зи ответных посылок фазировани блок 4 передает в блок 5 установок сигнал Тракт норма и продолжает передавать через модем 3 в канал св зи информационные посылки. Сигнал Начёшо фазировани в блоке 5 установок поступает на пер-, вый установочный вход триггера 16 (фиг.З) и на второй элемент И 18, разреша прохождение через последний и далее через элемент ИЛИ числа из элемента 20 пам ти в шину св зи дл записи этого числа в счетчик 6. Сигнал с основного выхода триггера 16 разрешает прохождение импульсов наЧс1ла посылок через первый элемент И в счетчик 6 дл подсчета числа переданных , посылок . При совпадении в счетчике 6 (фиг.1) числа переданных посылок с числом, занесенным в него из блока 5 установок, формируетс сигнгш, который поступает из счетчика 6 в блок 5установок на элемент 19 задержки и в блок 2 шлейфовани на первый элемент И 10 (фиг.2). Сигнал с первого элемента И 10 (фиг.2) поступает через третий элемент И 12 на первый установочнЕА вход первого триггера 8 и на регистр 7 дл записи единицы во второй разр д регистра 7. Сигналы с выхода регистра 7 поступают в решающий блок 1, в модем 3 илиблок 4 дл установки соответствующего шлейфа на тракте передачи данных (ПД), и в блок 5 на один из элементов И 25 (фиг 3). Сигнал с элемента 19 задержки, цоступивший ла него со счетчика 6, выдаетс на элементы И 25, разреша про хождение через один из них и через элемент ИЛИ 21 числа из соответству щего элемента 23 пам ти дл записи счетчик 6. По сигналам из блока 2 шлейфовани (фиг,1), поступающим в модем 3 и блок 4, устанавливаетс шлейф, замыкающий передающую часть тракта ПД на приемную часть, отключа остальную часть тракта. Посылки фазировани , передаваемые блоком 4, поступают по шлейфу на его вход и ана лизируютс , как ответные посылки фа зировани . Шлейфование производитс поспедовательно, начина с отключени канала св зи. Затем отключаютс части модема 3 и блока 4 с детализа цией, срответст)вующей типовым элементам замены. Отключение следующего элемента тракта ПД происходит по сигналу от счетчика. 6 отсчитавшего заданное число посылок. Сигнал со счетчика 6 поступает в блок 5 установок на эле мент задержки дл записи в счетчик 6 следующего числа и в блок 2 шлейфовани (фиг,2), где этот сигнал проходит через соответствующие элементы И на регистр 7 и сдвигает еди ницу в регистре 7 на один разр д вправо. Последовательное отключение элементов тракта ПД производитс до приема S блоке 4 посылки фазировани , по которой он формирует и пере дает в блок 5 установок сигнал Тракт норма. Этот сигнал устана ливает триггер 16 (фиг,3) в нулевое состо ние и с выхода блока 5 переда етс в решающий блок 1 .и в блок 2 шлейфовани , В блоке 2 шлейфовани сигнал с входа проходит через соответствующие элементы И на регистр 7 дл сдвига единицы на один разр д влево, на первый установочный вход второго триггера 9 и решающий блок 1. В ре зультате происходит установка шлейфа на предыдущем элементе тракта ПД и на первом элементе И 10 снимаетс сигнал с второго триггера 9, запреща прием сигнала с входа от счетчика 6 измен ющего установку шлейфа, в решающем блоке (фиг,4) сигнал с выхода элемента 26 задержки проходит через один из элементов И 28 блока 27, соответствующий установленному шлейфу, и переводит один из триггеров 30 блока 29 в единичное состо ние. Сигнал с соответствующего триггера 30 пос1упает на выход устройства , указыва на неисправность соответствующего элемента тракта ПД, После этого блок 4 защиты от ошибок продолжает попытки сфазиррватьс на тракте ПД с установленным шлейфом через неисправный элемент тракта, После устранени неисправности блок 4 сфазируетс на тракте ПДс установленным шлейфом и передает в блок 5 установок сигнал Тракт норма . Этот сигисш из блока 5 установок поступает в решающий блок 1 дл установки триггеров 30 в нулевое, состо ние и в блок 2 шлейфовани , где этот сигнал через соответствующие элементы И устанавливает оба триггеры 9 и 8 и регистр 7 в нулевое состо ние , чем и снимаетс шлейф с тракта ПД и устройство подготавливаетс дл следующего цикла детализации неисправности , предлагаемое устройство контрол тракта ПД может быть применено дл контрол тракта с автоматической детализацией неисправных элементов дискретного тракта в системах передачи данных с использованием обратного канала св зи. Таким образом, применение предлагаемого устройства позвол ет повысить эффективность использовани тракта передачи данных путем автоматизации процесса детализации неисправных элементов дискретного тракта и ускорени восстановлени тракта ПД,4, the device according to claim 1, characterized in that the decision block contains a delay element, an AND block of elements connected to it, the outputs of which are connected to the first inputs of the trigger block, the coordinates of the coordinate are the outputs of the decision block, the first and second inputs of which are respectively, the second inputs of the block of triggers and the combined second inputs of the block of elements And and the element of delay. looping unit and a solver unit, while the output of the error protection unit is connected to the first input of the installation unit, the first input and the first and second outputs of which are connected respectively to the output and the input of the counter and the combined first inputs 11 And the looping unit and the decisive. unit, the output of the counter is connected to the second input of the loop unit, the output of which is connected to the corresponding inputs of the modem, the error protection unit, the unit of installations and the decision unit, the output of which is the output of the device. The looping unit contains two triggers, six AND elements and a register, with the output of the first element AND co, unified with the first inputs of the second and third elements AND, the output of the last connected to the first input of the register and the first installation input of the first trigger, the inverse and main outputs of which connectable respectively to the second input of the third element And to the second inputs of the second and fourth elements And, the output of the latter is connected to the first inputs of the fifth and sixth elements And, the output of the last is connected to the first setting the first input of the second trigger and the second input of the register inverse and main outputs of the second trigger are respectively combined with the second inputs of the sixth and first element I and the second input of the fifth element I, the output of which is connected to the second installation inputs of the first and second triggers and the third input the register, the fourth input of which is connected to the output of the second element | Hf; the outputs of the register are connected to the exhaust of the sixth element I and is the output of the loop unit, the first and second inputs of which are the first the inputs of the fourth and first elements I. And the installation block contains a trigger, two elements AND, a memory element, a delay element, an element OR, a block of memory elements and a block of elements AND, the main and inverse outputs of the trigger are connected respectively to the first inputs of the first and . The second elements And, the second and third inputs and the output of which are connected respectively to the first input of the gera, to the output of the memory element and the first input of the OR Element, the corresponding inputs of which are connected to the outputs of the block of elements And, the first and second inputs of which are connected respectively to the outputs of the elements the memory and the output of the delay element with the corresponding inputs of the trigger and the first element And, the input of the delay element and the third inputs of the block of elements And are respectively the first; .1, the second and third inputs of the block And the outputs of the OR and the first member and are vyhO building block units. In addition, the decider unit contains an actuator element, an AND element block connected to it, the outputs of which are connected to the first inputs of the trigger block, the outputs of which are the outputs of the decision block, the first and second inputs of which. respectively the second inputs, the trigger block and the combined second inputs of the AND element block and the delay element. Figure 1 presents the block diagram of the proposed device; Fig. 2 shows an embodiment of a looping unit; FIG. 3 shows an embodiment of a block of installations; Fig. 4 shows an embodiment of the decision block. The control unit of the data transmission path contains (FIG. 1) a decisive block I, a loop 2 loopback, modem 3, block 4 are protected against errors, block 5 of the settings and a counter 6. The loop block consists of (figure 2) register 7, the first and second Triggers 8 and 9, respectively, of the first, second, third, fourth, fifth, and sixth elements 10–15, respectively. The installation unit consists of (fig. 3) trigger 16, first and second elements AND 17 and 18, respectively, delay element 19, memory element 20, element OR 21, block 22 of memory elements 23 and block 24 of elements AND 25. Decision unit consists of (FIG. 4} a delay element 26, a block 27 of the AND elements 28 and a block 29 of the flip-flops 30. The device works in the same way. The block 4 (FIG. 1) transmits the information signals through the modem 3 to the communication channel and controls their completion according to the responses received from the channel, in the case of their absence, block 4 outputs to block 5 the onset pulses transmitted parcels and signals Start phasing. After receiving the phasing responses from the communication channel, unit 4 transmits a signal to the unit 5 of the Tract signal and continues to transmit information parcels through modem 3 to the communication channel.The phasing signal in the unit 5 goes to the transducer , the second installation input of the trigger 16 (Fig. 3) and the second element I 18, allowing passage through the last and then through the element OR numbers from memory memory element 20 to the communication bus to write this number into counter 6. Signal from the main trigger output 16 allows proh Driving pulses on parcels through the first element and in counter 6 for counting the number of transmitted parcels. When the number of sent parcels with the number entered into it from the setting unit 5 is matched in the counter 6 (FIG. 1), a signal is generated which goes from the counter 6 to the installation unit 5 to the delay element 19 and to the looping unit 2 to the first And 10 element ( 2). The signal from the first element And 10 (FIG. 2) is fed through the third element And 12 to the first installation input of the first trigger 8 and to the register 7 for recording the unit to the second register bit 7. The signals from the output of the register 7 go to decision block 1, modem 3 or block 4 to install the appropriate loop on the data transmission path (PD), and in block 5 on one of the elements And 25 (Fig 3). The signal from delay element 19, received by him from counter 6, is outputted to AND 25 elements, allowing passage through one of them and through the OR element 21 numbers from the corresponding memory element 23 for recording counter 6. Signals from the stub block 2 (FIG. 1) arriving at modem 3 and block 4, a loop is installed that closes the transmitting part of the PD path to the receiving part, disconnecting the rest of the path. Phase parcels transmitted by block 4 are received via a loop at its input and are analyzed as phase response parcels. Looping is performed gradually, starting with the disconnection of the communication channel. Then, parts of modem 3 and block 4 are turned off, detailing, in accordance with typical replacement elements. Disconnection of the next element of the PD path occurs at a signal from the counter. 6 counted out the specified number of packages. The signal from counter 6 enters unit 5 of settings for a delay element for recording in counter 6 of the next number and in unit 2 of loops (FIG. 2), where this signal passes through the corresponding elements of AND to register 7 and shifts the unit in register 7 by one bit to the right. Sequential shutdown of the PD path elements is performed before receiving S block 4 of the phasing parcel, according to which it generates and transmits to the block 5 of the settings the signal Path norm. This signal sets the trigger 16 (FIG. 3) to the zero state and from the output of block 5 is transmitted to the decision block 1. And to block 2, In block 2, the signal from the input passes through the corresponding AND elements to register 7 to shift units one bit to the left, to the first installation input of the second trigger 9 and decisive block 1. As a result, the loop is installed on the previous element of the PD path and on the first And 10 element the signal from the second trigger 9 is removed, prohibiting the signal from the counter 6 changing the installation loop in In a block (Fig. 4), the signal from the output of the delay element 26 passes through one of the elements 28 and 28 of the block 27, corresponding to the installed loop, and translates one of the triggers 30 of the block 29 into a single state. The signal from the corresponding trigger 30 acquires the output of the device, indicating a malfunction of the corresponding PD path element. After this, the error protection block 4 continues to try to trap the PD path with the installed cable through the faulty path element. and transmits in block 5 of the installation signal Tract norm. This signal from unit 5 of the settings enters the decision unit 1 to set the triggers 30 to zero, to the state and to block 2 loops, where this signal sets the two triggers 9 and 8 and the register 7 to the zero state through appropriate elements, which is removed loop from the PD path and the device is prepared for the next malfunction detail cycle; the proposed PD path monitor can be used to control the path with automatic detailing of faulty elements of the discrete path in data transmission systems using a reverse link. Thus, the use of the proposed device makes it possible to increase the efficiency of using the data path by automating the process of detailing the faulty elements of the discrete path and speeding up the restoration of the PD path,

ФF

/if/ if

fJLfJL

з s

гg

/5/five

±±

nrnr

ЛL

фш.flash

Claims

1. УСТРОЙСТВО КОНТРОЛЯ ТРАКТА ПЕРЕДАЧИ ДАННЫХ, содержащее модем и соединенный с ним блок защиты от ошибок, на другой вход которого подаются информационные посылки, а также счетчик, отличающееся тем, что, с целью сокращения времени контроля путем автоматизации процесса детализации неисправных элементов 'тракта в устройство введены блок установок, блок шлейфования и решающий блок, при этом выход блока Защиты от ошибок соединен с первым входом блока установок, второй вход и первый и второй выходы которого соединены соответственно с выходом и входом счетчика и объединенными первыми входами блока шлейфования и решающего блока, выход счетчика соединен с вторым входом блока шлейфования, выход которого соединен с соответствующими входами модема, блока защиты от ошибок, блока установок и решающего блока, выход которого является § выходом устройства.1. DEVICE FOR CONTROL OF A DATA-TRANSFER TRACK, containing a modem and an error protection unit connected to it, to the other input of which information messages are sent, as well as a counter, characterized in that, in order to reduce the monitoring time by automating the process of detailing the faulty elements of the path to a unit of settings, a looping unit and a decisive unit are introduced, while the output of the Error Protection block is connected to the first input of the settings block, the second input and the first and second outputs of which are connected respectively to the output and the counter input and the combined first inputs of the looping unit and the decisive unit, the counter output is connected to the second input of the looping unit, the output of which is connected to the corresponding inputs of the modem, error protection unit, settings unit and decision unit, the output of which is the device’s output.

фиг. 7 '1053298FIG. 7 '1053298

2. Устройство по π. 1, отличающееся тем, что блок шлейфования содержит два триггера, шесть элементов И и регистр, причем выход первого элемента И соединен с первыми входами второго и третьего элементов И, выход последнего соединен с первым входом регистра и. первым установочным входом первого триггера, инверсный и основной выходы которого подключены соответственно к второму входу третьего элемента И и к вторым входам второго и четвертого элементов И, выход последнего соединен с первыми входами пятого и шестого элементов И, выход последнего подключен ' к первому установочному входу второго триггера и второму входу регистра, инверсный и основной выходы второго триггера соединены соответственно с объединенными вторыми входами шестого и первого элементов И и с вторым входом пятого элемента И, выход которого соединен с вторыми установочными входами первого и второго триггеров и с третьим входом регистра, четвертый вход которого соединен с выходом второго элемента И, выходы регистра соединены с выходом шестого элемента И и является выходом блока шлейфования, первым и вторым входами которого являются первые входы четвертого и первого элементов И.2. The device according to π. 1, characterized in that the looping unit contains two triggers, six AND elements and a register, wherein the output of the first AND element is connected to the first inputs of the second and third AND elements, the output of the latter is connected to the first input of the register and. the first installation input of the first trigger, the inverse and main outputs of which are connected respectively to the second input of the third element And and to the second inputs of the second and fourth elements And, the output of the latter is connected to the first inputs of the fifth and sixth elements And, the output of the latter is connected to the first installation input of the second trigger and the second input of the register, the inverse and the main outputs of the second trigger are connected respectively to the combined second inputs of the sixth and first elements And and with the second input of the fifth element And, the output of which is connected to the second installation inputs of the first and second triggers and to the third input of the register, the fourth input of which is connected to the output of the second element And, the outputs of the register are connected to the output of the sixth element And is the output of the looping unit, the first and second inputs of which are the first inputs of the fourth and the first elements of I.

3. Устройство по π. 1, отличающееся тем, что блок установок содержит триггер, два элемен та И, элемент памяти, элемент задержки, элемент ИЛИ, блок элементов памяти и блок элёментов И, причем основной и инверсный выходы триггера соединены, соответственно с первыми входами первого и второго элементов И, второй и третий входы и выход которого соединены соответственно с первым входом триггера, с выходом элемента памяти и первым входом элемента ИЛИ, соответствующие входы которого соединены с выходами блока элементов И, первые и вторые входы которого соединены соответственно с выходами блока элементов памяти и с выходом элемента задержки, при этом соответствующие входа триггера и первого элемента И, вход элемента задержки и третьи входа блока элементов И являются соответственно первым, вторым и третьим входами блока установок,, а выходы элемента ИЛИ и первого, элемента И являются выходом блока установок.3. The device according to π. 1, characterized in that the setup block contains a trigger, two AND elements, a memory element, a delay element, an OR element, a memory element block and an AND block, and the main and inverse outputs of the trigger are connected, respectively, to the first inputs of the first and second AND elements , the second and third inputs and the output of which are connected respectively with the first input of the trigger, with the output of the memory element and the first input of the OR element, the corresponding inputs of which are connected with the outputs of the block of AND elements, the first and second inputs of which are connected respectively Naturally, with the outputs of the block of memory elements and with the output of the delay element, the corresponding inputs of the trigger and the first element AND, the input of the delay element and the third inputs of the block of elements AND are the first, second, and third inputs of the settings block, respectively, and the outputs of the OR element and the first, And element are the output of the unit.

4. Устройство по π. 1, отличающееся тем, что решающий блок содержит элемент задержки, соединенный с ним блок элементов И, выходы которого соединены с первыми входами блока триггеров, выхода которого являются выходами решающего блока, первым и вторым входами которого являются соответственно вторые входы блока триггеров и объединенные вторые входа блока элементов И и элемента задержки.4. The device according to π. 1, characterized in that the decisive block contains a delay element connected to it by a block of And elements, the outputs of which are connected to the first inputs of the trigger block, the outputs of which are the outputs of the decisive block, the first and second inputs of which are respectively the second inputs of the trigger block and the combined second inputs a block of AND elements and a delay element.