SU1023653A1 - Преобразователь двоичного кода в частоту следовани импульсов - Google Patents

Преобразователь двоичного кода в частоту следовани импульсов Download PDF

Info

Publication number
SU1023653A1
SU1023653A1 SU813374334A SU3374334A SU1023653A1 SU 1023653 A1 SU1023653 A1 SU 1023653A1 SU 813374334 A SU813374334 A SU 813374334A SU 3374334 A SU3374334 A SU 3374334A SU 1023653 A1 SU1023653 A1 SU 1023653A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
frequency
binary
code
Prior art date
Application number
SU813374334A
Other languages
English (en)
Inventor
Владимир Захарович Запорожец
Дмитрий Николаевич Сапожников
Владимир Васильевич Крупышев
Original Assignee
Предприятие П/Я Р-6254
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6254 filed Critical Предприятие П/Я Р-6254
Priority to SU813374334A priority Critical patent/SU1023653A1/ru
Application granted granted Critical
Publication of SU1023653A1 publication Critical patent/SU1023653A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО у КОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВ; содержащий регистр сдвига, первый двоичный умножитель, частотный вход которого соединен с выходом генератора тактовых импульсов, отличающийс  тем, что, с целью расширени  функциональных возможностей преобразовател , в него введены дешифратор адреса, регистр пам ти, дешифратор ёнака, вычитающий блок, коммутатор, второй двоичный умножитель , датчик масштабных коэффициентов и входной блок, вход которого подключен к шине входного кода, а выход - к входу регистра :двига, выходы адресных.разр дов которого HZH соединены с входами дешифратора адреса , выход которого соединен с управ лжодим входом регистра пам ти, информационные входы которого соответственно подключены к выходам информационных и знаковых разр дов регистра сдвига, информационные выходы - к соответствующим кодовым входам первого двоичного умножител , а выходы знаковых разр дов - к соответствующим входам дешифратора знака, выход которого соединен с управл ющим входом коммутатора, при , этом частотный выход первого двоичного умножител  соединен с первым входом вычитающего блока и первьш входом кол иутатора, второй вход которого подключен к выходу вычитающего бло (Л ка, второй вход которого соединен с выходом генератора тактовых импульсов , причем выход коммутатора подключен к частотному входу второго двоичного умножител , кодовые входы которого соединены с выходами датчика масштабных коэффициентов, а частотный выход - к выходной шине.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть, использовано в устройствах преобразовани  кодовой информации и, в частности , в навигационнопилотажной аппаратуре бортовых комплексов . Известен преобразователь двоич (ного кода в частотноимпульсную посл довательность/ содержащий регистр преобразуемой величины, генератор тактовых импульсов, выход которого соединен с частотным входом двоично го умножител . Результатом преобразовани  информации в этом устройств  вл етс  последовательность импульсов , частота следовани  которых про порциональна  преобразуемой величине 1,. Такой преобразователь прост в ин струментовке, однако он не имеет возможности принимать и преобразовы вать знакопеременные сигналы, задан ные как в пр моМ|, так и в дополнительном двоичном коде (например в коде, соответствующем ГОСТ 18977-79 а также выдавать результат в заданном масштабе. Целью изобретени   вл етс  расши рение функциональных возможностей преобразовател . Поставленна  цель достигаетс  те что в преобразователь двоичного код в частоту следовани  импульсов, содержащий регистр сдвига, первый дво ичный умножитель, частотный вход которого соединен с выходом генерат ра тактовых импульсов, дополнительн введены дешифратор адреса, регистр пам ти, дешифратор знака, вычитающи блок, коммутатор, второй двоичный умножитель, датчик масштабных коэфф циентов и В1ХОДНОЙ блок, вход которого подключен к шине входного кода а выход - к входу регистра сдвига, выходы адресных разр дов.которого соединены с входами дешифратора адреса , выход которого соединен с управл ющим входом регистра пам ти, информационные входы которого соответственного подключены к выходам информационных и знаковых разр дов регистра сдвига, информационные выходы - к соответствукицим кодовым , входам первого двоичного умножител  la выходы знаковых разр дов - к соответствукадим входам дешифратора знака, выход которого соединен с уп равл кщим входом коммутатора, при этом частотный выход первого двоичного умножител  соединен с первым входом вычитак цего блока и первым входом коммутатора, второй вход которого подключен к выходу вычитающе го блока, второй вход которого соед нен с выходом генератора тактовых импульсов, причем выход коммутатора подключен к частотному входу второго двоичного умножител , кодовые входы которого соединены с выходами датчика масштабных коэффициентов, а частотный выход - к выходной шине. На чертеже изображена структурна  электрическа  схема преобразовател . Преобразователь содержит входной блок 1, вход которого соединен с шиной входного кода (ШВК), регистр 2 сдвига, регистр 3 пам ти, дешифратор i4 адреса, генератор 5 тактовых импульсов , дешифратор 6 знака, первый двоичный умножитель 7, вычитающий блок 8, коммутатор 9, второй двоичный умножитель 10, Датчик 11 масштабных коэффициентов. Преобразователь работает рледующим образом. Трехуровневые импульсы двоичного кода поступают на входной блок 1, где преобразуютс  в двухуровневые и подаютс  в регистр 2 сдвига. Когда все кодовое слово введено в регистр 2 сдвига, его первые 8 разр дов (адресна  часть) поступают на дешифратор 4 адреса дл  опознавани  нужного параметра. При совпадении кода адреса пришедшего кодового слова с кодом адреса нужного параметра на управл ющий вход регистра 3 пам ти выдаетс  сигнал Запись и информационна  часть слова, а также содержимое знаковых разр дов из регистра 2 сдвига переписываютс  в регистр .3 пам ти. Информаци  о знаковых разр дах кодового слова из регистра 3 пам ти подаетс  на дешифратор 6 знака, который определ ет знак параметра пришедшего кодового слова и вьщает управл ющий сигнал на коммутатор. Информационна  часть слова подаетс  на кодовые входы двоичного умножител  7, на- его частотный вход подаютс  импульсы тактовой частоты. В общем случае частота импульсов на выходе первого двоичного умножител  может быть записана следуницим образом, Dvri( - 12 2.Ь где i - частота генератора тактовых импульсов; U - число разр дов первого двоичного умножител ; kj - коэффициенты, равные О или 1. Поскольку параметры, передаваемые кодовыми словами, имеют различные масштабы, то дл  получени  на выходе преобразовател  частоты н Ькного масштаба выходные импульсы с первого двоичного умножител  7 через ком мутатор 9 подаютс на частотный вхо второго двоичного умножител  10. На гкодрвые входы этого умножител  пода етс  двоичный код масштабного коэффициента нужного параметра.) Частота на выходе второго двоичного умножител  определ етс  по формуле I t C oW-JL/. (у) к,,./l)... 2) где tti - число разр дов второго двоичного , умножител , выбираемое исход  из допустимой точности преобразовани ; Кj- коэффициенты равные О или При отрицательном значении параметра информационна , часть кодово .го слова передаетс  в дополнительном коде. В этом случае частота с выхода первого двоичного умножител  7 поступает не на частотный вход вт рого двоичного умножител  (через ко мутатор 9), а на вычитающий блок 8, где производитс  вычитание частоты первого двоичного умножител  7 из частоты генератора тактовых импульсов 5. Частота на выходе вычитающего блока определ етс  следуюгдей формулой ( ..- bтити| Г 2 4 1/ t -5 94-- - видно из формулы (3), на выходе вычитающего, блока при подаче на преобразователь отрицательного параметра по вл етс  та же частота, что и при прложиГельном параметре; за исключением единицы в младшем раз- р де кодового слова. С выхода вычитающего блока частота 1 gg через коммутатор 9 подаетс  на частотный вход второго двоичного умножител  10. Использование новых элементов, входного устройства, дешифратора адреса, регистра пам ти, дешифратора знака, вычитающего устройства, коммутатора, второго дешифратора двоичного умножител  и датчика масштабных коэффициентов позвол ет примен ть предлагаемое устройство дл  непрерывного преобразовани  в частотную последовательность любого параметра заданного двоичным кодом, например, соответствующим ГОСТ 18977-79. При этом, поскольку в преобразователе производитс  умножение выходной информации .на масштабные коэффициенты , то дл  индикации каждого выбранного параметра в соответствующей размерности (град, км, км/г и т.д.) дбстаточно подключить к нему частотомер, чтб значительно упрощает и удешевл ет проверку и настройку навигационной аппаратуры, в которой в качестве единого  зыка прин т указанный двоичный код, обеспечивающий высокую помехоустойчивость при обмене информацией. Кроме трго, поскольку усредн ть частоту значительно проще, чем двоичный код, то предлагаемый преобразователь может быть использован дл  усреднени  флюктуирующих навигационных параметров, заданных двоичным кодом, например, соответствующим ГОСТ 18977-79. При этом врем  проверки указанных . параметров снижаетс  в 3-5 раз.

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО \ КОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВ/ содержащий регистр сдвига, первый двоичный умножитель, частотный вход которого соединен с выходом генератора тактовых импульсов, отличающийся тем, что, с целью расширения функциональных возможностей преобразователя, в него введены дешифратор адреса, регистр памяти, дешифратор Энака, вычитающий блок, коммутатор, второй двоичный умножитель, датчик масштабных коэффициентов и входной блок, вход которого подключен к шине входного кода, а выход - к входу регистра сдвига, выходы адресных.разрядов которого соединены с входами дешифратора адреса, выход которого соединен с управляющим входом регистра памяти, информационные входы которого соответственно подключены к выходам информационных и знаковых разрядов регистра сдвига, информационные выходы - к соответствующим кодовым входам первого двоичного умножителя, а выходы знаковых разрядов - к соответствующим входам дешифратора знака, выход которого соединен с управляющим входом коммутатора, при , этом частотный выход первого двоичного' умножителя соединен с первым входом вычитающего блока и первьа* входом коммутатора, второй вход которого § подключен к выходу вычитающего блока, второй вход которого соединен с выходом генератора тактовых импульсов, причем выход коммутатора подключен к частотному входу второго двоичного умножителя, кодовые входы которого соединены с выходами датчика масштабных коэффициентов, а частотный выход - к выходной шине.
SU813374334A 1981-12-30 1981-12-30 Преобразователь двоичного кода в частоту следовани импульсов SU1023653A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813374334A SU1023653A1 (ru) 1981-12-30 1981-12-30 Преобразователь двоичного кода в частоту следовани импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813374334A SU1023653A1 (ru) 1981-12-30 1981-12-30 Преобразователь двоичного кода в частоту следовани импульсов

Publications (1)

Publication Number Publication Date
SU1023653A1 true SU1023653A1 (ru) 1983-06-15

Family

ID=20989681

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813374334A SU1023653A1 (ru) 1981-12-30 1981-12-30 Преобразователь двоичного кода в частоту следовани импульсов

Country Status (1)

Country Link
SU (1) SU1023653A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Ходоров Т.Я. Цифровые управл ющие машины. М.-Л., Машиностроение, 1964, с. 139, фиг. VI,г. *

Similar Documents

Publication Publication Date Title
EP0007726A1 (en) Digital apparatus approximating multiplication of analog signal by sine wave signal and method
KR920007360A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
SU1023653A1 (ru) Преобразователь двоичного кода в частоту следовани импульсов
US5410312A (en) Digital/analog conversion device with two switched latches for simultaneous D/A conversion
SU984038A1 (ru) Устройство дл преобразовани частоты в код
SU1599857A1 (ru) Устройство дл сложени и вычитани чисел по модулю
SU1067501A1 (ru) Устройство дл определени старшего значащего разр да
SU1211883A1 (ru) Преобразователь амплитуды импульсов в код
SU886236A2 (ru) Аналого-цифровой преобразователь с самоконтролем
SU1216652A1 (ru) Регистратор
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU434328A1 (ru) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧАСТОТЫ В п-РАЗРЯДНЫЙ КОД
SU1051696A1 (ru) Устройство дл определени моментов по влени экстремумов
SU694867A1 (ru) Устройство дл цифрового усреднени двоично-кодированных сигналов
SU572849A1 (ru) Посто нное запоминающее устройство
SU1476469A1 (ru) Устройство дл контрол остаточного кода по модулю три
SU938254A1 (ru) Цифрова система автоматического управлени
SU1580555A1 (ru) След щий аналого-цифровой преобразователь
SU1279071A1 (ru) Многоканальный преобразователь кода в напр жение
SU1200422A1 (ru) Цифроаналоговый преобразователь
SU1008895A1 (ru) Генератор линейных напр жений
SU1197084A1 (ru) Преобразователь код-напр жение
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU1557681A1 (ru) Преобразователь модул рного кода