SK289027B6 - Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy - Google Patents
Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy Download PDFInfo
- Publication number
- SK289027B6 SK289027B6 SK50074-2017A SK500742017A SK289027B6 SK 289027 B6 SK289027 B6 SK 289027B6 SK 500742017 A SK500742017 A SK 500742017A SK 289027 B6 SK289027 B6 SK 289027B6
- Authority
- SK
- Slovakia
- Prior art keywords
- gan layer
- gan
- insulating
- channel
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 title description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000003574 free electron Substances 0.000 claims abstract description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 10
- 239000011777 magnesium Substances 0.000 claims abstract description 9
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 5
- 229910052742 iron Inorganic materials 0.000 claims abstract description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000007792 addition Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 22
- 239000000370 acceptor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000037230 mobility Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
Vertikálny GaN tranzistor s izolačným kanálom pozostáva najmenej z: a) vodivého GaN substrátu (1); b) driftovej n GaN vrstvy (2) vytvorenej na vodivom GaN substráte (1); c) kanálovej izolačnej GaN vrstvy (3) vytvorenej na driftovej n GaN vrstve (2), ktorej zvyškové donory sú kompenzované prímesami alebo defektmi; d) kontaktovej n+ GaN vrstvy (4) vytvorenej na kanálovej izolačnej GaN vrstve (3); pričom elektróda (6) emitora je umiestnená zhora na j kontaktovej n+ GaN vrstve (4), elektróda (7) kolektora je umiestnená odspodu na GaN substráte (1) a elektróda (8) hradla je umiestnená vertikálne pozdĺž kanálovej izolačnej GaN vrstvy (3) a je oddelená pozdĺž celej jej dĺžky od kontaktovej n+ GaN vrstvy (4), kanálovej izolačnej GaN vrstvy (3) a driftovej n GaN vrstvy (2) dielektrickou izolačnou vrstvou (5) s väčšou šírkou energetickej medzery, ako je v GaN. Zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované prímesami uhlíka alebo prímesami železa, alebo prímesami horčíka, alebo vakanciami gália. Zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované tak, že koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve je menšia alebo sa rovná 1011 cm-3. Vynález sa týka aj spôsobu prípravy vertikálneho GaN tranzistora na vodivom GaN substráte.
Description
Oblasť techniky
Vynález sa týka vertikálneho GaN tranzistora s izolačným kanálom a spôsobu jeho prípravy. Konkrétne sa týka oblasti výroby výkonových a vysokofrekvenčných tranzistorov s kladným prahovým napätím.
Doterajší stav techniky
Zabezpečenie ekologického rozvoja spoločnosti je úzko späté s vytváraním nových možností na efektívne využívanie dostupných zdrojov energie. Jednou z možností je minimalizovať straty v elektrických prevodníkoch výkonu. Pri potrebe maximalizovať výkon a minimalizovať straty pri takomto prevode je použitie výkonových tranzistorov na báze GaN polovodičov mimoriadne vhodné riešenie.
GaN je chemicky stály polovodičový materiál s energetickou medzerou 3,4 eV, čo ho predurčuje na aplikácie v nehostinnom prostredí a zvýšené teploty prevyšujúce 300 °C. Okrem toho, vysoká driftová rýchlosť elektrónov v GaN okolo 1 x 105 m/s umožňuje spínanie tranzistorov pri vysokej frekvencii. Spomenuté materiálové parametre sú mimoriadne vhodné na konštrukciu výkonových vysokofrekvenčných tranzistorov a prevodníkov s vysokou účinnosťou.
Bežne dostupné tranzistory na báze GaN sa pripravujú ako unipolárne poľom riadené planárne tranzistory (field-effect transistor, FET). Transport náboja prebieha medzi elektródami emitora a kolektora cez GaN kanál a riadený je hradlom. Základom je epitaxná štruktúra narastená najčastejšie na cudzom substráte (kremík, zafír, karbid kremíka) alebo na GaN substráte. Štandardná štruktúra sa skladá zo substrátu, oddeľovacej izolačnej (SI) GaN vrstvy, z kanálovej n GaN vrstvy a z bariérovej AlGaN vrstvy. Ako techniky rastu sa najčastejšie používajú chemická depozícia z organometalických pár (metal-organic Chemical vapor deposition, MOCVD) alebo molekulárna zväzková epitaxia (molecular-beam epitaxy, MBE). Kanálová n GaN vrstva má obsahovať čo najmenej dislokácií a prímesí, ako sú vakancie a uhlík, aby sa dosiahla čo najvyššia pohyblivosť nosičov náboja a čo najlepšie podmienky na spínanie tranzistora bez parazitného vplyvu hlbokých hladín. V prípade MOCVD je však uhlík prítomný v prekurzoroch rastu, ako je napr. trimetylgálium (TMGa), a preto optimálne podmienky rastu kanála je potrebné nastaviť tak, aby inherentná prítomnosť uhlíka bola minimálna. Štandardné podmienky rastu taktiež neumožňujú vylúčiť prítomnosť zvyškových donorových prímesí, ako je napr. kyslík, a typická koncentrácia voľných elektrónov v takto neúmyselne dotovanom GaN-e je v ráde 1016 cm-3. Kanálová n GaN vrstva sa rastie na tzv. oddeľovacej izolačnej GaN vrstve, ktorá má zabezpečiť jej optimálny epitaxný rast separáciou od poruchového rozhrania GaN-u so substrátom a hrúbka oddeľovacej vrstvy je okolo 1 až 5 mikrometrov. Oddeľovacia izolačná GaN vrstva plní navyše úlohu izolačnej vrstvy, ktorá zabezpečuje vysoký odpor tranzistora v zatvorenom stave a vysokú hodnotu prierazného napätia. Preto na rozdiel od kanálovej n GaN vrstvy je v oddeľovacej izolačnej GaN vrstve potrebné úmyselne zvýšiť alebo dodatočne zaviesť prítomnosť hlbokých akceptorových prímesí, ako je uhlík, železo, horčík alebo Ga vakancie, ktoré kompenzujú zvyškové donory. Takáto izolačná GaN vrstva sa preto niekedy označuje ako kváziizolačná (semi-insulating SI). Napríklad obsah uhlíka v oddeľovacej izolačnej GaN vrstve narastenej technikou MOCVD sa kontroluje špecifickým nastavením rastovej teploty, tlaku alebo prietoku pár. Kanálová n GaN vrstva býva prikrytá bariérovou AlGaN vrstvou hrubou okolo 20 až 50 nm a na rozhraní s kanálovou n GaN vrstvou vytvára dvojrozmerný elektrónový plyn (2DEG). Takto možno zabezpečiť vodivosť kanála bez narušenia pohyblivosti rozptylom na ionizovaných prímesiach. Aby sa zamedzila injekcia elektrónov z 2DEG a ich parazitný záchyt v hlbokých hladinách oddeľovacej izolačnej GaN vrstvy, je potrebné, aby kanálová n GaN vrstva mala dostatočnú hrúbku napríklad 100 nm. Injekcia elektrónov z kanálovej n GaN vrstvy a ich záchyt v oddeľovacej izolačnej GaN vrstve nastáva hlavne v oblasti, kde je najvyššia intenzita elektrického poľa, čo je pozdĺžna oblasťoddeľovacej izolačnej GaN vrstvy medzi elektródou hradia a elektródou kolektora. Pri záchyte elektrónov môže takto dôjsť k nežiaducemu vyprázdeniu kanálovej n GaN vrstvy pozdĺž celej takto vymedzenej oblasti elektrostatickým pôsobením zachyteného náboja. Následne kanálový prúd tranzistora klesá, čo sa nazýva efekt prúdového kolapsu, resp. dochádza k oneskorenému spínaniu tranzistora. Preto je návrh zloženia a dotácie GaN (hetero)štruktúry kľúčovým pre funkčnosť súčiastky.
Pri príprave súčiastky sa využívajú postupy plazmatického leptania, kontaktové systémy sa naparujú cez masku pripravenú fotolitografiou a vytvarované sú zdvihovou technikou „lift-off. Elektróda hradia býva izolovaná od polovodiča oxidovou, resp. dielektrickou izolačnou vrstvou, použitím štruktúry kov-oxid-polovodič (metal-oxide-semiconductor, MOS, metal-insulator-semiconductor, MIS). Vzdialenosť medzi elektródou hradia a elektródou kolektora sa volí dostatočne dlhá, napr. 10 mikrometrov tak, aby bola zabezpečená požadovaná prierazná pevnosť tranzistora.
Okrem záchytu elektrónov v oddeľovacej izolačnej GaN vrstve patrí medzi najčastejšie problémy štandardných plenárnych GaN tranzistorov analogický záchyt elektrónov na povrchových stavoch, nižšie prierazné napätie, ako je jeho teoretická hodnota, čo tiež súvisí so špecifickou geometriou planárnej súčiestky e s vlestnosťemi povrchových stevov, e tektiež zvýšený semoohrev spôsobený nízkym odvodom teple z povrchu súčiestky. Z uvedených dôvodov se eko elternetívne riešenie príprevy výkonových GeN súčiestok používe koncept vertikálneho trenzistore.
Vertikálny trenzistor se vyznečuje tým, že trensport náboje prebiehe vo vertikálnom smere e tým, že GeN štruktúre je sprevidle nerestená ne GeN substráte. Následne je možné minimelizoveť hustotu dislokácií v epitexnej štruktúre, nekoľko rest prebiehe bez pnutie ne rozhrení so substrátom, e tektiež je možné minimelizoveť povrchovú oblesť súčiestky, nekoľko elektróde kolektore je umiestnená ne opečnej strene substrátu, eko je umiestnená elektróde emitore. Tým možno eliminoveť prúdový koleps, zväčšiť prierezné nepätie súčiestky e tektiež vylepšiť odvod teple. Podľe M. Sun et.el., IEEE EDL 38, (2017) 509, unipolárny vertikálny trenzistor z polovodičov typu n zečíne vysoko dotovenou kontektovou n+ GeN vrstvou, nesledovenou driftovou n GeN vrstvou, kde donorová dotácie je okolo 1016 cm-3 e hrúbke je niekoľko mikrometrov, čím je definovené prierezné nepätie trenzistore, kenálovou n GeN vrstvou s obdobnou koncentráciou donorov, čo definuje hodnotu prehového nepätie trenzistore, e vysoko dotovenou emitorovou n+ GeN vrstvou, pozri tektiež US 2015/0179772 Al, resp. US 2016/0308045 Al.
Prehové nepätie trenzistore (VT) je hodnote nepätie ne elektróde hredle trenzistore, pri ktorom dochádze k preklopeniu stevu kenále (otvorený/zetvorený kenál) eko následok elektrostetického pôsobenie hredle. Ak je VT > 0 V, pre kenál tvorený voľnými elektrónmi ide o obohecovecí typ trenzistore, ktorý je bez priloženého nepätie ne hredlovej elektróde zetvorený. Tekýto typ trenzistore je mimoriedne vhodný ne konštrukciu výkonových prevodníkov. V opečnom prípede ide o ochudobňovecí typ trenzistore. Čím väčšie je hustote donorových prímesí v kenáli, tým zápornejšie je hodnote VT. Ne dosiehnutie obohecovecieho módu je tede potrebné nepríkled znížiť koncentráciu elebo vylúčiť prítomnosť donorov e/elebo znížiť hrúbku vyprázdňovenej oblesti kenále. Anelogická situácie nestáve ej pre kenál tvorený voľnými dieremi.
Typ polovodiče je dený polohou prímesových etómov v energetickej pásovej štruktúre polovodiče (S. M. Sze end Kwok K. Ng, Physics of Semiconductor Devices, Third Edition, Wiley 2007). Pokieľje energetická hledine prímesí v blízkosti vodivostného pásme (Ec) polovodiče, ionizovená prímes poskytuje voľné elektróny, Fermiho hledine (EF) se posunie k vodivostnému pásmu e polovodič je typu n (n GeN). Neopek, ek energetická hledine prímesí je v blízkosti velenčného pásme (Ev), ionizáciou dochádze ku generácii voľných dier, EF bude v blízkosti Ev e polovodič je typu p (p GeN). Koncentrácie voľných nosičov náboje v oboch prípedoch restie s koncentráciou prímesí e závisí od energetickej hlediny prímesí e teploty okolie. Pre nedotovený polovodič se Ef nechádze v okolí stredu energetickej medzery e generácie voľného náboje prebiehe výmenou náboje medzi velenčným e vodivostným pásmom. Tekáto tekzvená intrinzická koncentrácie voľných nosičov je podstetne nižšie eko v prípede dotovených polovodičoch. Následne, hlevne pre polovodiče s veľkou šírkou energetickej medzery, se nedotovený polovodič správe eko izolent. Izolečné vlestnosti e lokelizáciu EF v okolí stredu energetickej medzery všek možno dosiehnuť ej pre špecifický pomer koncentrácií donorových (ND) a ekceptorových (NA) prímesí, respektíve defektov. V tekomto prípede dominuje výmene náboje medzi hledinemi ionizovených prímesí, čo podstetným spôsobom znižuje možnosťgenerácie voľných nosičov náboje e prímesí e defekty se nevzájom kompenzujú, t. j. nejde eni o polovodič typu n, eni o typ p. Tekto priprevený polovodič je izolent e niekedy se oznečuje ej eko kváziizolečný (semi-insuleting, SI). V prexi, v prípede GeN se zvyškové donory (nepríkled kyslík) kompenzujú nepríkled prímesemi uhlíke, ktorý vytváre ekceptorové hlediny. Energetická hledine uhlíke je všek približne 0,9 eV ned velenčným pásmom GeN, s čím je spojená dlhá česová konštente emisie náboje e spomenuté neželené perezitné efekty prúdového kolepsu e oneskoreného spínenie. Koncentrečný pomer ekceptorov e donorov Na/Nd určuje tekzvený kompenzečný pomer e ne dosiehnutie meximálnej eliminácie voľného náboje je potrebné vzieť do úvehy viecero fektorov, eko je nepríkled polohe ekceptorových e donorových hledín v energetickom diegreme e náboj ne týchto energetických hledinách. Nepríkled ne kompenzáciu GeN pomocou C pletí NA/ND > 1, e tede ne rest SI GeN je vo všeobecnosti potrebné použiť vysokú koncentráciu C. Unipolárne súčiestky sú teké, kde se ne trensport náboje používejú len elektróny elebo diery. Použitie len jedného typu polovodiče zjednodušuje návrh e príprevu GeN trenzistorov.
Doterez známe riešenie obohecovecích unipolárnych vertikálnych GeN trenzistorov mejú nesledujúce nedostetky e obmedzenie.
Vertikálne trenzistory podľe M. Sun et.el., EEE EDL 38, (2017) 509, e tektiež podľe US 2015/0179772 Al, resp. US 2016/0308045 Al sú unipolárne súčiestky s definovenou vodivosťou kenále typu n elebo p, s hustotou prímesí nejmenej 1013 cm-3. Z uvedeného dôvodu, ne dosiehnutie obohecovecieho módu trenzistore, je potrebné znížiť hrúbku vyprázdňovenej oblesti kenále ne meximálne 10 mikrometrov, prekticky všek ež do submikrometrovej oblasti. To je možné len použitím zložitých postupov, ako je nanotvarovanie a elektrónová litografia. Taktiež, na dosiahnutie vyšších prúdov je potrebné využiť paralelnú kombináciu viacerých vertikálnych kanálov s prepojeniami medzi jednotlivými elektródami emitora, čo vyžaduje zvládnuť ďalšie náročné technologické postupy, ako sú samozákrytové kontakty a mostíkové prepojenia, pozri US 2015/0179772 A1 resp. US 2016/0308045 Al.
Podstata vynálezu
Nedostatky doterajších riešení odstraňuje vynález unipolárneho vertikálneho GaN tranzistora s izolačným GaN kanálom a kladným prahovým napätím. Obohacovací tranzistor takéhoto typu je rastený na vodivom GaN substráte a pozostáva odspodu z driftovej n GaN vrstvy, kanálovej izolačnej GaN vrstvy a vysoko dotovanej kontaktovej n+ GaN vrstvy. Izolačné vlastnosti kanálovej izolačnej GaN vrstvy sú dosiahnuté kompenzáciou zvyškových donorov GaN vrstvy úmyselným pridaním/navýšením koncentrácie hlbokej akceptorovej prímesi alebo defektov.
Podstatou vynálezu je vertikálny GaN tranzistor, ktorý pozostáva odspodu najmenej z:
(a) vodivého GaN substrátu; (b) driftovej n GaN vrstvy; (c) kanálovej izolačnej GaN vrstvy, ktorej zvyškové donory sú kompenzované prímesami alebo defektmi; (d) kontaktovej n+GaN vrstvy;
pričom elektróda emitora je umiestnená na vrchnej kontaktovej n+ GaN vrstve, elektróda kolektora je umiestnená odspodu na GaN substráte a elektróda hradia je umiestnená vertikálne pozdĺž kanálovej izolačnej GaN vrstvy a je oddelená od GaN polovodiča dielektrickou izolačnou vrstvou s väčšou šírkou energetickej medzery, ako je v GaN.
Zvyškové donory v kanálovej izolačnej GaN vrstve môžu byť kompenzované prímesami uhlíka (C), železa (Fe), horčíka (Mg) alebo vakanciami gália (Ga). Podľa ďalšieho aspektu je koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve menšia alebo sa rovná 1 x 1011 cm-3.
Podstatou vynálezu je aj spôsob prípravy vertikálneho GaN tranzistora na vodivom GaN substráte, ktorý pozostáva odspodu najmenej z:
(a) vytvorenia driftovej n GaN vrstvy; (b) vytvorenia kanálovej izolačnej GaN vrstvy, ktorej zvyškové donory sú kompenzované prímesami alebo defektmi; (c) vytvorenia kontaktovej n+ GaN vrstvy;
a z vytvorenia elektródy emitora umiestnenej na vrchnej kontaktovej n+ GaN vrstve, elektródy kolektora umiestnenej odspodu na GaN substráte a elektródy hradia umiestnenej vertikálne pozdĺž kanálovej izolačnej GaN vrstvy oddelenej od GaN polovodiča dielektrickou izolačnou vrstvou s väčšou šírkou energetickej medzery, ako je v GaN.
Podľa ďalších uskutočnení zvyškové donory v kanálovej izolačnej GaN vrstve sú kompenzované prímesami C alebo prímesami Fe, alebo prímesami Mg.
Podľa ďalšieho aspektu je koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve menšia alebo sa rovná 1 x 1011 cm-3.
Elektróda emitora je umiestnená na vrchnej kontaktovej n+ GaN vrstve, elektróda kolektora je privedená odspodu na substrát. Elektróda hradia je vytvorená vertikálne pozdĺž kanálovej izolačnej GaN vrstvy a je oddelená od GaN polovodiča dielektrickou izolačnou vrstvou s väčšou šírkou energetickej medzery, ako je v GaN. Izolačný charakter kanálovej GaN vrstvy zaručuje obohacovací modus tranzistora, a tak isto umožňuje masívnu konštrukciu tranzistora bez nutnosti nanotvarovania, paralelnej kombinácie viacerých kanálov a mostíkového prepojenia elektród emitora.
Použitie kanálovej izolačnej GaN vrstvy sa môže zdať ako kontraproduktívne a doteraz nebolo v GaN tranzistoroch nikdy použité, nakoľko hlboké akceptorové hladiny degradujú pohyblivosť elektrónov a spôsobujú ich záchyt, čo vedie k parazitným javom, ako je prúdový kolaps a oneskorené spínanie. V navrhnutom vertikálnom tranzistore je však na rozdiel od plenárnych tranzistorov oblasť medzi kanálovou izolačnou GaN vrstvou a elektródou kolektora tvorená výlučne polovodičom typu n, čo značne obmedzuje možnosti záchytu elektrónov. Navyše, v stave zopnutia, tesné spojenie kanálovej izolačnej GaN vrstvy s driftovou n GaN vrstvou spôsobí efektívne vytrhávanie elektrónov kolmým elektrickým poľom z kanálovej izolačnej GaN vrstvy. Vo všeobecnosti možno očakávať vysoké pohyblivosti vo vrstvách narastených na GaN substráte, čo môže byť čiastočne zhoršené len v prípade zvýšenej koncetrácie kompenzujúcich hladín. Pre prúdovú hustotu tranzistora s krátkym hradlom je však rozhodujúca saturačná rýchlosť elektrónov, čo je materiálový parameter GaN-u len čiastočne naviazaný na pohyblivosť elektrónov.
Prehľad obrázkov na výkresoch
Na obrázku 1 je znázornená schéma obohacovacieho vertikálneho GaN tranzistora s kanálovou izolačnou GaN vrstvou.
Na obrázku 2 je znázornené vymedzenie vzdialenosti medzi vertikálnymi stenami kanálovej izolačnej GaN vrstvy RlE leptaním mesa oblastí.
Na obrázku 3 je znázornené vytvorenie elektródy emitora použitím optickej litografie po RlE leptaní.
Na obrázku 4 je znázornené vytvorenie rezistovej masky elektródy hradia.
Na obrázku 5 je znázornený pohľad zhora na elektródu emitora a vyvedenie kontaktovacej plochy elektródy hradia.
Na obrázku 6 sú znázornené vypočítané výstupné charakteristiky vertikálneho GaN tranzistora na obrázku 1 so šírkou kanála 400 pm.
Na obrázku 7 je znázornený priebeh energetickej pásmovej štruktúry v kanálovej izolačnej GaN vrstve pozdĺž vzdialenosti od povrchu dielektrickej izolačnej vrstvy pre rôzne koncentrácie voľných elektrónov.
Na obrázku 8 je znázornený priebeh energetickej pásmovej štruktúry a koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve pozdĺž vzdialenosti od povrchu dielektrickej izolačnej vrstvy pre rôzne predpätia na elektróde hradia.
Príklady uskutočnenia vynálezu
Na obrázku 1 je schéma obohacovacieho unipolárneho vertikálneho GaN tranzistora, ktorý pozostáva z vodivého GaN substrátu 1, dotovanej driftovej n GaN vrstvy 2, kanálovej izolačnej GaN vrstvy 3, dotovanej kontaktovej n+ GaN vrstvy 4, dielektrickej izolačnej vrstvy 5 a z elektródy 6 emitora, elektródy 7 kolektora a z elektródy 8 hradia. Vzdialenosť medzi vertikálnymi stenami kanálovej izolačnej GaN vrstvy 3, resp. kontaktovej n+ GaN vrstvy 4 sa označuje ako r.
Epitaxný rast GaN vrstiev je uskutočnený napríklad technikami MBE alebo depozíciou MOCVD na vodivý GaN substrát s povrchom pripraveným na epitaxný rast. V prípade MBE je GaN rastený pomocou dusíkovej plazmy alebo v prítomnosti amoniaku, v MOCVD sa ako prekurzory rastu použijú TMGa a NH3, ako zdroj Si donorov v MOCVD sa používa silán. Typická hrúbka GaN substrátu je okolo 300 pm, odpor je menej ako 25 mOcm, orientácia substrátu zabezpečuje následný rast pozdĺž osi c. Samotný povrch GaN substrátu 1 je potrebné pred rastom zbaviť nečistôt a plynových častíc napríklad vyhriatím v rastovej komore na teplotu prevyšujúcu 1 000 °C. Nasleduje rast driftovej n GaN vstvy 2 dotovanej Si tak, aby koncentrácia voľných elektrónov nd a hrúbka dd spĺňali nerovnosti nd< 2 VBR ε/ q dd 2, kde VBr je požadovaná hodnota prierazného napätia kolektorovej elektródy a súčastne dd > VBR/Ecrit, kde Ecrit ~ 5 x 106 V/cm je elektrická pevnosť GaN. Následne pre VBr ~ stovky až kilo V, n^je typicky v ráde 1016 cm-3, maximálne však okolo 2 x 1017 cm-3 a dd je okolo 5 až 15 pm, minimálne však okolo 3 pm. Alternatívne, pre veľké hodnoty zvyškovej koncentrácie voľných elektrónov je dotáciu Si možné vynechať. Nasleduje rast kanálovej izolačnej GaN vrstvy 3. Hrúbka L kanálovej izolačnej GaN vrstvy 3 je napríklad 1 až 3 pm, na zvýšenie spínacej rýchlosti tranzistora sa však môže zvoliť L v submikrometrovej oblasti.
Ako posledná rastie kontaktová n+ GaN vrstva 4, ktorej Si dotácia môže byť v ráde 1018 cm-3 a jej hrúbka je okolo 0,2 až 1 pm. Vymedzenie vzdialenosti medzi vertikálnymi stenami kanálovej izolačnej GaN vrstvy 3, resp. kontaktovej n+ GaN vrstvy 4 je dané leptaním mesa oblastí s charakteristickým rozmerom r, pozri obrázok 2. Leptanie prebieha použitím reaktívneho iónového leptania (RIE) cez rezistovú masku 9, napríklad v plynoch na báze SiCU- Pokiaľsa zvolí kruhová geometria elektródy 6 emitora a hrúbka dielektrickej izolačnej vrstvy 5 sa zanedbá (pozri obrázok 1), potom obvod kanála w = nr. Následne pre r ~ 130 pm sa dostáva w ~ 400 pm. Takéto rozmery je možné definovať pomocou bežnej optickej fotolitografie, bez nutnosti použitia elektrónovej litografie, resp. nanotvarovania. Okrem toho, dostatočne veľká plocha elektródy emitora 6 umožňuje priame kontaktovanie elektród bez nutnosti vyvedenia kontaktovacích plôch mimo oblasti mesa. Môže sa taktiež voliť obdĺžniková geometria elektródy emitora 6 s dĺžkami strán w a r. Hĺbka leptania mesa oblasti sa volí tak, aby sa dosiahla driftová vrstva 2, to značí do hĺbky okolo 1,5 až 4 pm podľa aktuálnej hrúbky vrstiev.
Po leptaní nasleduje samotné vytvorenie elektródy emitora 6 opätovným použitím optickej litografie, pozri obrázok 3. Rozmery elektródy emitora 6 musia zaručiť dostatočnú toleranciu proti okraju mesa oblastí a taktiež proti okraju nasledujúcej rezistovej masky 10 elektródy hradia, pozri obrázky 1, 3 a 4. Po naparení systému kovov ohmickej metalizácie (napr. Ti/AI/Ni/Au) a jeho tvarovaní technikou zdvihu sa použije krátke tepelné žíhanie pri teplote okolo 850 °C. Rast dielektrickej izolačnej vrstvy 5, ako je napríklad AI2O3, ZrO2 alebo
HfO2 s hrúbkou okolo 5 nm až 20 nm, nasleduje po žíhaní ešte pred vytvorením rezistovej masky 10. Rast prebieha na celej ploche súčiastky napríklad technikou konformného nanášania po atómových úrovniach (ALD). Dielektrická izolačná vrstva 5 má väčšiu šírku energetickej medzery, ako je v GaN tak, aby bolo možné potlačiť zvodové prúdy cez elektródu 8 hradia aj pri kladných hodnotách napätia VG na hradle. Po vytvorení rezistovej masky 10 zobrazenej na obrázku 4 nasleduje nanášanie kovov na vertikálne steny kanálovej izolačnej GaN vrstvy 3, s určitým prekrytím na susednú driftovú n GaN vrstvu 2 a kontaktovú n+ GaN vrstvu 4. Kovy, ako napríklad Ni, Au, alebo vodivé oxidy možno nanášať naprašovaním, naparovaním z elektrónového dela pod uhlom, elektroplátovaním alebo pomocou ALD. Kontaktovacie plochy elektródy 8 hradia sa môžu vyviesť mimo oblasti definovanej mesa oblasťou, pozri obrázok 5. Po vytvorení spodnej elektródy 7 kolektora je možné naniesť ďalšiu kontaktovaciu metalizáciu na vyhradené plochy všetkých elektród, resp. súčiastku pasivovať nanesením napríklad ochrannej SÍ3N4 vrstvy.
Príklad 1
Podľa prvého príkladu uskutočnenia vynálezu sú zvyškové donory v kanálovej izolačnej GaN vrstve 3 kompenzované pridaním alebo navýšením koncentrácie C. Pri použití MBE sa C dodáva z externého zdroja, čo môže byť napríklad iónové delo. Pri použití MOCVD na rast izolačného GaN je taktiež možné použiť externý zdroj C vo forme organického prekurzora, toto však nie je bezpodmienečne nutné, nakoľko C sa inherentne nachádza v samotných organometalických prekurzoroch GaN rastu, ako je napríklad TMGa. Je však potrebné nastaviť parametre MOCVD tak, aby koncentrácia C prevyšovala bežné hodnoty zvyškovej koncentrácie C v neúmyselne dotovaných n GaN vrstvách. V praxi je možné napríklad znížiť teplotu rastu o vyše 100 °C z optimálnej teploty rastu GaN vrstvy, napríklad na 900 °C z 1080 °C a/alebo znížiť až niekoľkonásobne tlak od optimálnej hodnoty, eventuálne znížiť prietok NH3 alebo zvýšiť prietok TMGa. Ako nosné plyny sa používajú N2, H2 alebo ich zmes; vyššie koncentrácie C sa dajú dosiahnuť zvýšením prietoku H2. Takto je možné zvýšiť koncentráciu C zo zvyškovej úrovne neúmyselnej dotácie, napríklad z rádovo 1016 cm-3 na 1018 cm-3.
Príklad 2
Podľa druhého príkladu uskutočnenia vynálezu sú zvyškové donory v kanálovej izolačnej GaN vrstve 3 kompenzované pridaním prímesi Fe. Fe je možné dodávať z externého zdroja alebo prekurzora.
Príklad 3
Podľa tretieho príkladu uskutočnenia vynálezu sú zvyškové donory v kanálovej izolačnej GaN vrstve 3 kompenzované pridaním prímesi Mg. Mg je možné dodávať z externého zdroja alebo prekurzora.
Príklad 4
Podľa štvrtého príkladu uskutočnenia vynálezu sú zvyškové donory v kanálovej izolačnej GaN vrstve 3 kompenzované navýšením koncentrácie Ga vakancií. Koncentráciu týchto defektov je možné navýšiť napríklad zvýšením V/lll molárneho pomeru počas rastu.
Nasledujúci opis činnosti tranzistora opísaného v tejto patentovej prihláške je založený na analytickom modeli opísanom v Lee K et.al., IEEE Transactions on Electron Devices, vol. ED-30, strana 207-212, 1983, a v Curtice W R, IEEE Transactions on Microwave Theory and Technology vol. 28, strana 448, 1980, ktorý je tu modifikovaný na výpočet prúdu v MOS FET tranzistore s kanálovou izolačnou GaN vrstvou 3. Následne pre Vyplatí:
ντ=ΦΒοχ-ΔΕΕ(1), kde Φβοχ je výška Schottkyho bariéry kovovej elektródy 8 hradia na oxidovej, resp. dielektrickej izolačnej vrstve 5 a AEcje nespojitosť pásov na rozhraní oxid/GaN.
Saturačný prúd medzi elektródou 6 emitora a elektródou 7 kolektora /sot je daný ako
Isat = (6VS 2 (1 +26RsV'g + V'G2 /W)1/2 — (1 + 6RsV'g)) /(1-62Rs2 Vs2)(2), kde Rsje parazitný odpor emitorovej oblasti a
V'g=Vg-Vt(3), = ν5ί/μ(4), β=εμ\Λ>/άΕο^(5), kde L je dĺžka kanála, ktorá sa rovná hrúbke kanálovej izolačnej GaN vrstvy 3, ε je permitivita kanálovej izolačnej GaN vrstvy 3, dEorje ekvivalentná hrúbka dielektrickej (oxidovej) izolačnej vrstvy 5 vzhľadom na ε a w je šírka, respektíve obvod kanála daný tretím rozmerom v smere kolmom na zobrazený prierez. Na výpočet závislosti kolektorového prúdu (lDs) od kolektorového napätia (VDs) sa použije heuristická závislosť:
los = Isat (1 + ÁVds) tanh(qVos) (6), kde η sa počíta ako:
η = (ημ nsi/L) /(lsat (1+(RS + Rd)( q^nsi/L))) (7), pričom nSi = ε (VG-lsat Rs~VT)/qdEOT (8), kde q je náboj elektróna, RD je parazitný odpor kolektorovej oblasti a λ je parameter výstupnej vodivosti. Efekty samoohrevu nie sú zahrnuté v modeli.
Výpočet výstupných prúdov tranzistora sa kombinuje s výpočtom pásmovej energetickej štruktúry tranzistora riešením Poisson-Schrodingerovej rovnice podľa Tan I H et.al., J. Appl. Phys. vol. 68, strana 4071. 1990.
Na obrázku 6 je ukázaná simulácia výstupných charakteristík obohacovacieho tranzistora, ktorého schéma je na obrázku 1. Výpočet predpokladá L =1 pm, w = 400 pm, Rs = 1 Ω, Ro = 10 Ω, p = 1 000 cm2/Vs. Vyššia hodnota RD reflektuje požiadavku na vysoké prierazné napätie tranzistora (stovky až rádovo kV), čo definuje hornú hranicu koncentrácie voľných nosičov a minimálnu hrúbku driftovej n GaN vrstvy 2. Uvažuje sa použitie 10 nm hrubej dielektrickej izolačnej vrstvy 5 na báze AI2O3 s relatívnou permitivitou 9, ΦβΟχ = 3,2 eV, AEC = 2 eV. Dosiahnuteľné prúdy až 550 mA pri Vs = 4 V poukazujú na vhodnosť tranzistora na výkonové aplikácie. Výhoda izolačného charakteru kanálovej izolačnej GaN vrstvy 3 je navyše tá, že umožňuje robostnú konštrukciu hornej elektródy 6 emitora bez zníženia hodnoty VT. Na obrázku 7 je zobrazený priebeh energetickej pásmovej štruktúry v kanáli tranzistora pozdĺž vzdialenosti r, začínajúc od povrchu dielektrickej izolačnej vrstvy 5. Výpočet je ukázaný pre rôzne hodnoty koncentrácie voľných elektrónov v kanálovej vrstve (nch), uvažuje sa vyprázdňovanie len z jednej strany kanála. Pre nch = 1 x 1014 cm-3 dochádza k zakriveniu pásovej štruktúry už vo vzdialenosti okolo 200 nm od povrchu a k úplnému presunu vodivostného pásu k Fermiho hladine vo vzdialenosti menej ako 3 pm. Evidentne, pre neúmyselne dotovanú n GaN vrstvu, ktorej typické hodnoty zvyškovej koncentrácie elektrónov sú v ráde 1015 až 1016 cm-3, na zabezpečenie kladného VT a nízkych zvodových prúdov je potrebné, aby r < 1 pm. Na druhej strane, pre napríklad uhlíkom dotovanú kanálovú izolačnú GaN vrstvu 3, kde nCh = 1 x 1011 cm-3, k presunu vodivostného pásma dochádza až pre r > 70 pm. Takúto hodnotu nCh je v GaN možné dosiahnuť len úmyselnou akceptorovou dotáciou a kompenzáciou zvyškových donorov. Na vysvetlenie obohacovacieho módu takto pripraveného tranzistora sa ukazuje na obrázku 8 pásový energetický diagram a generácia voľných elektrónov v kanálovej izolačnej GaN vrstve 3 aplikáciou kladného predpätia VG na elektróde 8 hradia. Pre VG = 1 V, čo je menej ako VT, dochádza v vertikálnemu posunu pásov bez generácie voľných nosičov. Naopak, pre VG = 3.5 V sa v tranzistore vytvorí vodivý kanál s nCh > 2 x 1019cm-3, ktorého integrovaná plošná hustota je okolo 9 x 1016 m-2.
Z uvedeného opisu činnosti vyplýva, že vynájdený vertikálny GaN tranzitor na obrázku 1 umožňuje robustnú geometriu s r ~ 130 pm bez použitia zložitých nanotechnológií a činnosť v obohacovacom móde.
Priemyselná využiteľnosť
Výkonové obohacovacie tranzistory s izolačnou GaN kanálovou vrstvou nájdu uplatnenie vo vysoko účinných prevodníkoch elektrického výkonu. Uplatnenie nájdu v generácii a rozvode elektrickej energie, ale aj v napájacích a pohonných jednotkách elektromobilov.
Claims (11)
1. Vertikálny GaN tranzistor s izolačným kanálom, vyznačujúci sa tým, že pozostáva odspodu najmenej z a) vodivého GaN substrátu (1); b) driftovej n GaN vrstvy (2) vytvorenej na vodivom GaN substráte (1); c) kanálovej izolačnej GaN vrstvy (3) vytvorenej na driftovej n GaN vrstve (2), ktorej zvyškové donory sú kompezované prímesami alebo defektmi; d) kontaktovej n+ GaN vrstvy (4) vytvorenej na kanálovej izolačnej GaN vrstve (3); pričom elektróda (6) emitora je umiestnená zhora na kontaktovej n+ GaN vrstve (4), elektróda (7) kolektora je umiestnená odspodu na GaN substráte (1) a elektróda (8) hradia je umiestnená vertikálne pozdĺž kanálovej izolačnej GaN vrstvy (3) a je oddelená pozdĺž celej jej dĺžky od kontaktovej n+ GaN vrstvy (4), kanálovej izolačnej GaN vrstvy (3) a driftovej n GaN vrstvy (2) dielektrickou izolačnou vrstvou (5) s väčšou šírkou energetickej medzery, ako je v GaN.
2. Vertikálny GaN tranzistor s izolačným kanálom podľa nároku 1, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované prímesami uhlíka.
3. Vertikálny GaN tranzistor s izolačným kanálom podľa nároku 1, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované prímesami železa.
4. Vertikálny GaN tranzistor s izolačným kanálom podľa nároku 1, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované prímesami horčíka.
5. Vertikálny GaN tranzistor s izolačným kanálom podľa nároku 1, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované vakanciami gália.
6. Vertikálny GaN tranzistor s izolačným kanálom podľa nároku 1, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sú kompenzované a koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve je menšia alebo sa rovná 1011 cm-3.
7. Spôsob prípravy vertikálneho GaN tranzistora s izolačným kanálom, vyznačujúci sa tým, že pozostáva postupne z týchto krokov: (a) vytvorí sa driftová n GaN vrstva (2) narastením na vodivom GaN substráte (1); (b) vytvorí sa kanálová izolačná GaN vrstva (3), ktorej zvyškové donory sú kompezované prímesami alebo defektmi narastením po vytvorení driftovej n GaN vrstvy (2); (c) vytvorí sa kontaktová n+ GaN vrstva (4) narastením po vytvorení kanálovej izolačnej GaN vrstvy (3); a následne sa vytvorí elektróda (6) emitora umiestnená zhora na vytvorenej kontaktovej n+GaN vrstve (4), elektródy (7) kolektora umiestnenej odspodu na GaN substráte (1) a elektródy (8) hradia umiestnenej vertikálne pozdĺž vytvorenej kanálovej izolačnej GaN vrstvy (3) oddelenej pozdĺž celej jej dĺžky od kontaktovej n+ GaN vrstvy (4), kanálovej izolačnej GaN vrstvy (3) a driftovej n GaN vrstvy (2) dielektrickou izolačnou vrstvou (5) s väčšou šírkou energetickej medzery, ako je v GaN.
8. Spôsob prípravy vertikálneho GaN tranzistora s izolačným kanálom podľa nároku 7, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sa kompenzujú prímesami uhlíka.
9. Spôsob prípravy vertikálneho GaN tranzistora s izolačným kanálom podľa nároku 7, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sa kompenzujú prímesami železa.
10. Spôsob prípravy vertikálneho GaN tranzistora s izolačným kanálom podľa nároku 7, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sa kompenzujú prímesami horčíka.
11. Spôsob prípravy vertikálneho GaN tranzistora s izolačným kanálom podľa nároku 7, vyznačujúci sa tým, že zvyškové donory v kanálovej izolačnej GaN vrstve (3) sa kompenzujú, pričom koncentrácia voľných elektrónov v kanálovej izolačnej GaN vrstve (3) je menšia alebo sa rovná 1011 cm-3.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SK50074-2017A SK289027B6 (sk) | 2017-11-24 | 2017-11-24 | Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy |
PCT/SK2018/000009 WO2019103698A1 (en) | 2017-11-24 | 2018-11-22 | Vertical gan transistor with insulating channel and the method of forming the same |
EP18830014.9A EP3714489A1 (en) | 2017-11-24 | 2018-11-22 | Vertical gan transistor with insulating channel and the method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SK50074-2017A SK289027B6 (sk) | 2017-11-24 | 2017-11-24 | Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy |
Publications (2)
Publication Number | Publication Date |
---|---|
SK500742017A3 SK500742017A3 (sk) | 2019-06-04 |
SK289027B6 true SK289027B6 (sk) | 2023-01-11 |
Family
ID=64949366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SK50074-2017A SK289027B6 (sk) | 2017-11-24 | 2017-11-24 | Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3714489A1 (sk) |
SK (1) | SK289027B6 (sk) |
WO (1) | WO2019103698A1 (sk) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379846A (zh) * | 2019-07-29 | 2019-10-25 | 上海科技大学 | 一种氮化镓增强型垂直型晶体管组件及其制作方法 |
DE102019216142A1 (de) * | 2019-10-21 | 2021-04-22 | Robert Bosch Gmbh | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212472A (ja) * | 2008-03-06 | 2009-09-17 | Rohm Co Ltd | 窒化物半導体素子 |
EP3284107B1 (en) * | 2015-04-14 | 2023-06-14 | Hrl Laboratories, Llc | Iii-nitride transistor with trench gate |
JP6657963B2 (ja) * | 2016-01-05 | 2020-03-04 | 富士電機株式会社 | Mosfet |
-
2017
- 2017-11-24 SK SK50074-2017A patent/SK289027B6/sk unknown
-
2018
- 2018-11-22 WO PCT/SK2018/000009 patent/WO2019103698A1/en unknown
- 2018-11-22 EP EP18830014.9A patent/EP3714489A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2019103698A1 (en) | 2019-05-31 |
EP3714489A1 (en) | 2020-09-30 |
SK500742017A3 (sk) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014402B1 (en) | High electron mobility transistor (HEMT) device structure | |
US10868134B2 (en) | Method of making transistor having metal diffusion barrier | |
US9455342B2 (en) | Electric field management for a group III-nitride semiconductor device | |
US10153347B2 (en) | Semiconductor device, power supply circuit, computer, and method of manufacturing semiconductor device | |
KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
US11594413B2 (en) | Semiconductor structure having sets of III-V compound layers and method of forming | |
JP5810293B2 (ja) | 窒化物半導体装置 | |
US8866192B1 (en) | Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing | |
CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
WO2017123999A1 (en) | Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator | |
WO2010084727A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
US10177239B2 (en) | HEMT transistor | |
KR20090128506A (ko) | 반도체 디바이스 | |
JP2019021753A (ja) | ゲートスイッチング素子とその製造方法 | |
JP6848020B2 (ja) | 半導体装置、電源回路、及び、コンピュータ | |
US9093511B2 (en) | Transistor having high breakdown voltage and method of making the same | |
US9543425B2 (en) | Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate | |
US8901609B1 (en) | Transistor having doped substrate and method of making the same | |
Huang et al. | AlGaN/GaN high electron mobility transistors with selective area grown p-GaN gates | |
CN107706238B (zh) | Hemt器件及其制造方法 | |
JP5495838B2 (ja) | 電解効果型トランジスタ | |
SK289027B6 (sk) | Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy | |
US20150021665A1 (en) | Transistor having back-barrier layer and method of making the same | |
KR20110058332A (ko) | 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자 | |
JPWO2018220741A1 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TC4A | Change of owner's name |
Owner name: ELEKTROTECHNICKY USTAV SAV, V. V. I., BRATISLA, SK Effective date: 20220128 |
|
QA9A | Licence offer for patent application |
Effective date: 20221021 |