SE515879C2 - Fraktional-N-syntes med serierekombination utnyttjande flera ackumulatorer - Google Patents
Fraktional-N-syntes med serierekombination utnyttjande flera ackumulatorerInfo
- Publication number
- SE515879C2 SE515879C2 SE9303395A SE9303395A SE515879C2 SE 515879 C2 SE515879 C2 SE 515879C2 SE 9303395 A SE9303395 A SE 9303395A SE 9303395 A SE9303395 A SE 9303395A SE 515879 C2 SE515879 C2 SE 515879C2
- Authority
- SE
- Sweden
- Prior art keywords
- signal
- output signal
- frequency
- generating
- variable
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 10
- 238000003786 synthesis reaction Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 38
- 238000012937 correction Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000000737 periodic effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 description 22
- 238000012546 transfer Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006798 recombination Effects 0.000 description 8
- 238000005215 recombination Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
Description
25 30 35 s l r 2 bandbredd. En diskussion om fraktional-N-syntes återfinns i det amerikanska patentet med nummer 4 816 774. Såsom be- skrivs i detta utnyttjas två ackumulatorer för att simu- lera fraktionalsyntesens uppträdande. Simuleringen kopplar om mellan olika heltalsvärden på divisorer utan de åtföl- jande falska signalerna som alstras genom sådan omkopp- ling. Tvåackumulatortekniken fungerar på så sätt att den reducerar de oönskade falska signalerna genom att de eli- mineras eller genom att de spärras med slingfilter.
Referenssignalens frekvens för fraktional-N-frekvens- syntetisatorn bestäms därför av stegstorleken i VCO-utsig- nalens frekvens multiplicerad med nämnaren i den program- merbara frekvensdelarens divisor. Fraktional-N-syntes med- ger användning av en referensfrekvens som är mycket högre än det faktiska kanalavståndet och gör det möjligt för konstruktörer att använda större bandbredder tack vare re- duktionen av lågfrekventa falska utsignaler. Större band- bredder medger korta låstider och möjligheten att bred- bandsmodulera referensinsignalen eller fraktionaldelnings- schemat.
Dessvärre är systemet inte perfekt och alstrar en del falska utsignaler med en frekvens som är lika med kanalav- ståndet. Den önskade utsignalsrenheten är bättre än i det icke-fraktionella systemet men kan ändå vara otillräcklig för somliga högkvalitativa system.
I avsikt att minimera effekterna av denna falska ut- signal har fraktional-N-syntessystemen med flera ackumula- torer utvecklats. Dessa system sprider ut de falska signa- lerna på frekvenser vid vilka filtrering är billig och en- kel. Genom att man använder system med fler än två ackumu- latorer kan denna fördel ökas dramatiskt.
En del av föreliggande flerackumulatorsystem kräver Särskilt måste data- na på varje klockpuls arbeta på hela digitala nätet. Detta att ackumulatorerna “ripplar" datana. resulterar i en relativt låg övre gränsfrekvens för fler- ackumulatorsystemets arbete på grund av utbredningsför- dröjningar i de digitala kretsarna som används till att 10 15 20 25 30 35 515 879 :ga 3 bygga systemet. Slutligen innehåller somliga befintliga flerackumulatorsystem fortfarande en restbrusterm som kan orsaka falska brussignaler. Dessa falska brussignaler måste minskas för en god funktion i många system.
Föreliggande uppfinning omfattar en syntetisator med variabel frekvens innefattande åtminstone två serierekom- binerade nät med làsackumulatorer. Näten med lásackumula- torer accepterar ett digitalt tal som används för att bil- da en variabel divisor.
Frekvensen från en oscillator med en variabel frek- vens styrs genom delning av utsignalens frekvens med den variabla divisorn i ett delningsnät, som bildar en mellan- signal. Mellansignalen jämförs med en referenssignal, vil- ket ger en första felsignal som svarar mot en fasskillnad mellan de två signalerna. Denna första felsignal inmatas till oscillatorn med variabel frekvens som en styrsignal till oscillatorn med variabel frekvens.
Det första ackumulatornätet alstrar en låst utsignal och en första överföringsutsignal, som representerar en integral av det digitala talet.
Det andra ackumulatornätet alstrar en andra låst ut- signal och en andra överföringsutsignal, som representerar en integral av den första låsta utsignalen.
Det tredje làsackumulatornätet alstrar en tredje låst utsignal och en tredje överföringsutsignal, som represen- terar en integral av den andra låsta utsignalen.
De tre överföringsutsignalerna kombineras därefter för bildande av signalen för den variabla divisorn. Den tredje överföringsutsignalen differentieras och kombineras med den andra överföringsutsignalen för bildande av en femte utsignal. Denna femte utsignal differentieras däref- ter och kombineras med den första överföringsutsignalen för bildande av den variabla divisorsignalen. Denna va- riabla divisorsignal inmatas i delarnätet.
Fig 1 är ett blockschema över en syntetisator med va- rabel frekvens.
Fig 2 är ett allmänt blockschema över ett ackumula- 10 15 20 25 30 35 515 879 4 tornät i en fraktiona1-N-syntetisator (med serierekombina- tion) i enlighet med föreliggande uppfinning.
Fig 3 är en illustration av ett làsackumulatornät i enlighet med föreliggande uppfinning.
Fig 4 är en illustration av ett làsackumulatornät med dubbel fördröjning enligt föreliggande uppfinning.
Fig 5 är en illustration av ett làsackumulatornät med dubbel fördröjning i enlighet med föreliggande uppfinning.
Fig 6 är en illustration av ett làsackumulatornät med enkel fördröjning i enlighet med föreliggande uppfinning.
Fig 7 är en illustration av ett làsackumulatornät med dubbel fördröjning och med restfelskorrektion i enlighet med föreliggande uppfinning.
Fig 8 är en illustration av ett lásackumulatornät med enkel fördröjning som visas i en alternativ form i enlig- het med föreliggande uppfinning.
Fig 9 är ett blockschema över en radiosändtagare, som kan utnyttja föreliggande uppfinning.
Fig 10 är en illustration av en typisk låsackumulator i enlighet med föreliggande uppfinning.
Fig ll är ett kurvdiagram som åskådliggör frekvensen mot dämpningen för varje term i systemets överföringsfunk- tion i enlighet med föreliggande uppfinning.
Allmänt omfattar den föredragna utföringsformen an- vändandet av en syntetisator i en radiosändtagare. Synte- tisatorn är av fraktional-N-typ. Syntetisatorn utnyttjar för att ut- föra flera integraler på en insignal. Ackumulatorernas ut- flera låsackumulatorer, i ett ackumulatornät, signaler kombineras i serie för bildande av en datautsig- nal, som används som en variabel divisor i syntetisatorn.
Ett grundläggande blockschema över en radiotelefon 901 innefattande en radiosändtagare, som kan utnyttja fö- religgande uppfinning, visas i fig 9. En sådan radiotele- fon 901 är företrädesvis en digital radiotelefon, som är användbar i ett digitalt radiotelefonsystem. Syntetisa- torns 903 utsignal används av en mottagare 905 och en sän- dare 907 för alstring av en lokaloscillatorsignal respek- 10 15 20 25 30 35 halv!! 515 279 5 tive en sändningssignal. Styrning av sändtagarens 900 funktioner, såsom kanal för arbetsfrekvens, åstadkommes av styrlogik 909 och inmatas till den första ackumulatorn i en fraktional-N-syntetisator, 903. som ingår i en syntetisator Fig 1 är ett generiskt blockschema över en fraktio- nal-N-syntetisator med variabel frekvens. Den variabla os- cillatorn, eller VCO:n 113 alstrar en utsignal 119 med önskad frekvens och matar insignalen till en variabel, di- gital frekvensdelarkrets 111. Den variabla frekvensdelar- kretsens utsignal 125 inmatas i en faskomparator 109. En andra insignal till faskomparatorn 109 är referensoscilla- torsignalen 115. Faskomparatorns utsignal 121 matas till styringången till VCO:n 113, så att VCO:n 113 justerar sin utsignals 119 frekvens dividerad med det digitala del- ningsförhållandet N hos frekvensdelarkretsen 111 så att den blir lika med referensoscillatorns 107 frekvens.
I den föredragna utföringsformen varieras frekvens- delarkretsens 111 delningsförhållande N med en periodisk följd, så att frekvensen hos utsignalen 119 från VCO:n 113 kan inställas i frekvenssteg som är lika med en del av re- ferensoscillatorns 107 frekvens. Denna periodiska följd alstras av ett flerackumulatornät 101 och styrs av data- insignalen 103.
I den föredragna utföringsformen utnyttjas en lås- ackumulatorkonfiguration, såsom åskådliggörs i fig 10, i lika konfigurationer kan implementeras av samtliga ackumulatornät. Andra, dugliga ackumulator- fackmannen. Här är varje ackumulators datautsignal 1001 från en konventionell låskrets 1003. ackumulatorer kommer att ha en enkel den låsta utsignalen En kaskad av sådana adderarfördröjning för varje klockcykel i klocksignalen 1005. Detta arrange- mang resulterar i att varje sekvens av ackumulatoröver- föringsutsignaler från en adderare 1007 fördröjs med en klockcykel i förhållande till utsignalssekvensen från ackumulatorn med närmast lägre ordning. Det skall påpekas att andra lika dugliga utföringsformer kan utnyttja lås- 10 15 20 25 30 35 515 879 ï 6 ackumulatorer som läser överföringsutsignalen 1011 och da- tautsignalen 1001.
Fig 2 visar den typ av ackumulatornät som utnyttjas i föreliggande system. Detta nät utnyttjar flera låsackumu- latorer och serierekombination vilket möjliggör enkel ut- formning och direkt addering av LS-frekvensförskjutningar till datautsignalen (DO) 229.
Frekvensförskjutningsinsignalen, eller datainsignalen (DI) 215 inmatas fràn en frekvensväljarkrets i styrlogiken 909 i fig 9 och matas till den första ackumulatorn 201 i fig 2. Den första ackumulatorn 201 alstrar utsignaler 217, 235, som representerar integralen av datainsignalen 215.
Datautsignalen 217 inmatas till en andra ackumulator 203. Överföringsutsignalen 235 adderas direkt till en differen- tierare 213, vilket resulterar i datautsignalen 229. Denna överföringsutsignal 235 medger direkt matning av LS-fas- förskjutningar till datautsignalen 229. Denna andra acku- mulators 203 datautsignal 219 inmatas i en tredje ackumu- lator 205 och på samma sätt inmatas datautsignalen 221 från den tredje ackumulatorn 205 i en fjärde ackumulator 207.
Den fjärde ackumulatorns 207 överföringsutsignal 223 differentieras och kombineras med överföringsutsignalen 231 från den tredje ackumulatorn 205 vilket resulterar i en signal 225. Signalen 225 inmatas till en andra diffe- rentierare 211, vars resulterande signal kombineras med den andra överföringsutsignalen 233 fràn den andra ackumu- latorn 203. Den resulterande signalen 227 inmatas i den tredje differentieraren 213.
Illustrationen i fig 2 används som en generisk be- skrivning av fraktional-N-syntesen med serierekombination, och särskilda implementeringar av denna allmänna metod àskádliggörs i de följande figurerna 3, 4, 5, 6, 7 och 8.
Fig 2, såsom den visas, utan låsta utsignaler eller digi- tala fördröjningar kommer dramatiskt att begränsa dess praktiska användbarhet.
Fig 3 är en implementering av fraktional-N-syntesen 10 15 20 25 30 35 515 879 7 med serierekombination som visas i fig 2. Implementeringen innefattar signalfördröjningar och låsackumulatorer. Det är ett viktigt särdrag hos uppfinningen att datana som presenteras fràn en ackumulator till nästa ackumulator en- dast uppträder under en klockcykel. Datana går aldrig från en första ackumulator till en tredje ackumulator under en klockcykel, varigenom problemet med "rippling" genom alla ackumulatorerna under en klockpuls undviks. Låsackumulato- rerna gör nätet 101 synkroniserat. "Rippel"-effekten är ackumuleringen av fördröjningar, som finns i kretsutform- ningen och som används för att implementera utformningen.
Rippelackumulatorer begränsar antalet möjliga ackumulato- rer i ett givet ackumulatornät, givet en fast klockfrek- vens och kretsens digitala fördröjningar. Med ett synkro- niserat system har varje funktion en fast fördröjning pá en klockperiod. Det synkroniserade systemet låser datana vid varje funktion, så att datana fördröjs med en funktion under varje klockperiod. På detta sätt kan ett system med många ackumulatorer arbeta lika snabbt som ett system med endast en ackumulator.
I det nät som àskàdliggörs i fig 3 skulle den totala systemfördröjningen vara lika med tre klockcykler plus de tre adderarnas 309, 311, 313 kumulativa fördröjning på grund av inre digitala fördröjningar. De tre adderarnas 309, 311, 313 kumulativa fördröjning föreligger inte i implementeringarna i fig 5 och 6 tack vare tillägget av fasta fördröjningar mellan adderarna. I den föredragna ut- föringsformen alstras klocksignalen ur divisornätets 111 utsignal 125, men som ett alternativ skulle klocksignalen kunna alstras ur referensoscillatorns 107 utsignal.
Märk att lâsackumulatorer i den föredragna utförings- formen används i implementeringen eftersom systemet är di- gitalt. Ett ekvivalent analogt system skulle emellertid kunna utvecklas i enlighet med föreliggande uppfinning, vilket system skulle innefatta analoga integratorer.
Den första ackumulatorn 301 utför en digital integre- ring av datainsignalen 333. Utsignalen 335 låses vid det 10 15 20 25 30 35 .. 515 879 8 första uppträdandet av en klocksignal. Den andra ackumula- torn 303 utför en digital integrering av innehållet i den första låsackumulatorn 301, vilket effektivt skapar en dubbelintegral av datainsignalen 333. Vid det andra upp- trädandet av klocksignalen låses utsignalen från den andra ackumulatorn 303. En tredje ackumulator 305 utför en digi- tal integrering av innehållet i den andra ackumulatorns 303 låsta utgång, varvid den effektivt utför en trippelin- tegral av datainsignalen 333. Den fjärde låsackumulatorn 307 utför en digital integrering av innehållet i låsacku- mulatorutsignalen från den tredje ackumulatorn 305, varvid den effektivt skapar en kvadruppelintegral av datainsigna- len 333. Överföringsutsignalen 351 från den första ackumula- torn 301 representerar att VCO:ns 113 utsignalsfrekvens (F0) har uppnått 360° fasfel relativt frekvensen i utsig- nalen från referensoscillatorn 107. I avsikt att korrigera detta ökas datautsignalen 229 med ett heltal under nästa klockintervall och innehållet i den första ackumulatorn 303 reduceras med sin egen kapacitet. Denna åtgärd elimi- nerar effektivt en cykel från frekvensen i faskomparatorns insignal 125 och resulterar således i en faskorrektion på 360° i VCO:ns utsignal (FO) 119.
Derivatorna 209, 211 och 213 i fig 2 representeras i fig 3 av kombinationen av en digital fördröjning och en adderare, såsom 315 och 309. En derivata implementeras di- gitalt genom att man håller ett föregående sampel av sig- nalen och subtraherar detta från signalens nuvarande vär- de. föringsutsignalen från den tredje låsackumulatorn 347 med Adderaren 309 har även funktionen att kombinera över- utsignalen från den fjärde låsackumulatorns derivata. Den resulterande signalen 343 sänds genom två efterföljande deriverare.
De digitala fördröjningarna gör det möjligt för de rekombinerade överföringsutsignalerna att synkroniseras under rätt klockcykel. Överföringsutsignalen 351 fördröjs under tre på varandra följande klockcykler innan den når 10 15 20 25 30 35 515 879 í 9 adderaren 313. Den andra låsackumulatorns 349 överförings- utsignal fördröjs två klockcykler innan den når adderaren 311. första låsackumulatorn 301 når överföringsutsignalen adde- Inklusive den klockcykelfördröjning som införs av den raren 311 på den tredje klockcykeln. Den tredje låsackumu- latorns 347 överföringsutsignal fördröjs en klockcykel vid sin tillblivelse innan den adderas till adderaren 309.
Denna fördröjning på en klockcykel sker efter de två för- dröjningarna från den första och den andra låsackumula- torn, varigenom adderaren nås på den tredje klockcykeln.
Således har den variabla divisorsignalen 229 en fördröj- ning på tre klockcykler plus rippeleffekten från utsigna- len från låsackumulatorn 307 och de tre adderarna 309, 311, 313. Detta synkroniserade system medger arbete vid en mycket högre klockhastighet och följaktligen en mycket högre varians i den periodiska följden utnyttjande datain- signalen 333. Rekombinering av ackumulatorernas över- föringsutsignaler i serie reducerar antalet erforderliga differentierare i ackumulatornätet. Notera att ytterligare fasta fördröjningar, utöver de i fig 4 visade, kan tillfö- ras systemet utan några inneboende problem, men att dessa ytterligare fördröjningar inte tillför några verksamma fördelar till ackumulatorsystemet.
Fig 4 är ett blockschema över en fraktional-N-syntes med låsackumulatorer och serierekombination. Denna imple- mentering av syntetisatorackumulatornätet är likadan som den i fig 3 med undantag för de införda fördröjningarna 423, 429, 437, torernas överföringsutsignaler 455, 457, 459. Dessa ytter- som är anslutna till de första låsackumula- ligare fördröjningselement är tillförda ackumulatorerna med lägst ordning i avsikt att erhålla ett allpassvar på indatana och att erhålla en restbruskorrektionsterm. Rest- brustermen kan enkelt rekonstrueras i digital form för D- -till-A-omvandling och applicering på slingfiltret. Ett exempel på en restfelskorrigeringskrets visas i fig 7.
Fig 7 är ett blockschema över ett ackumulatorsystem i vilket med fyra ackumulatorer, såsom det i fig 4 visade, 10 15 20 25 30 35 515 879 10 innehållet i låsackumulatorn 407 med högst ordning och låsackumulatorn 405 med näst högst ordning utnyttjas i subtraheringen av restbrustermen i ett slingfilter 711.
Innehållet i låsackumulatorn 405 fördröjs en gång av ett fördröjnimgselement 725 och subtraheras därefter från in- nehållet i låsackumulatorn 407 med högst ordning i en kon- ventionell adderfunktion 723. Detta resulterar i en term som är lika med -Z'lQ4 i adderarens 723 utsignal. Q4 är kvantiseringsbrustermen. Fördröjningselement 721 och en adderare 719 bildar ett digitalt deriveringsnät. Addera- rens 719 utsignal blir -Z_l(1-Z-l)Q4. Ett fördröjningsele- ment 717 och en adderare 715 bildar ett andra digitalt de- riveringsnät. Adderarens 715 utsignal blir -Z_l(1-Z_l)2Q4.
En konventionell digital-till-analogomvandlare 713 omvand- lar därefter denna utsignal 735 till analog form och ska- lar amplituden. Den analoga utsignalen 733 inmatas till slingfiltret via en kondensator 729. Kondensatorn 729 an- vänds som ett analogt deriveringsnät för att omvandla spänningsutsignalen från D-till-A-omvandlaren 713 till en ström som är lämplig för matning till slingfiltret 711, i vilket faskomparatordrivenheten är en strömkälla. (Ström- men genom en kondensator är tidsderivatan av spänningen.) Korrektionstermen 733 har en extra fördröjning i jämförel- se med datautsignalen 453. Denna fördröjning kompenseras genom addering av en fördröjning 707 till datautsignals- vägen till en variabel frekvensdelare 703. Således är da- taföljden i insignalen till den variabla frekvensdelaren 703: D0 = z_5 där: DO är utdatasignal DI är indatasignal 1 -1 4 DI + z- (1-z ) Q4 z-X representerar x klockperiodsfördröj- ningar i z-transformsdomän.
Eftersom fasdetektorn 705 jämför fas och inte frek- vens integreras signalen effektivt när den passerar genom fasdetektorn 705. Således kan fastermen i fasdetektorns 10 15 20 25 30 35 515 879 11 utsignal representeras i Z-transformsdomän enligt: 1 1 3 øcorr = xø{nxz'5/(1-z'l)+g4z' (l-z' ) } där Kø korrektionsterm som alstras av D-till-A-omvandlaren 713 är fasdetektorns omvandlingsförstärkning. Den fas- och kondensatorn 729 kan i Z-transformsdomän representeras SOITI: 1 -1 (1-z 3 ø = corr A C Q4z AD/ ) där AD/A densatorns 729 kapacitans. Om kondensatorns 729 värde är D-ti11-A-omvandlarförstärkningen och C är kon- väljs lika med fasdetektorns förstärkning dividerat med D\A-omvandlingsförstärkningen uppnås en eliminering av varje restbrusterm. De extra fördröjningselementen 423, 429, 437 tillfogas överföringsutsignalerna från de första 403, 405 för att datautsignals- följdens brusterm endast skall bero på den fjärde ackumu- tre ackumulatorerna 401, latorn 407. Detta gör det möjligt för brussekvensen att enkelt rekonstrueras för användning i en D-till-A-omvand- lare, som ger felkorrektion i slingfiltrets ingång. Utan dessa fördröjningselement skulle utsignalens brusterm in- nefatta faktorer från alla ackumulatorerna. Det skulle va- ra svårt att härleda en korrektionsvågform från denna typ av utsignal.
Notera att kondensatorn 729 kan bytas ut mot någon annan typ av derivering. Exempelvis kan en extra digital fördröjning och en adderare placeras före D/A-omvandlaren, såsom de som används i serierekombinationens utgång, näm- ligen den digitala fördröjningen 717 och adderaren 715.
För eliminering av förstärkningarna måste D\A-omvandlarens 713 förstärkning vara lika med fasdetektorns 105 förstärk- ning.
Fig 5 visar en alternativ implementering av korrek- tions- och syntesackumulatornätet som visas i fig 4. Här är ytterligare fördröjningar 523, 521 tillförda i adderar- nas 509 resp 511 utgångar. Syftet med de ytterligare för- 10 15 20 25 30 35 515 879 12 dröjningarna är att ta bort den "rippel"-effekt som orsa- kas av de digitala fördröjningarna i adderarföljden. Såsom har diskuterats tidigare inmatas utsignalen från den fjär- de làsackumulatorn 507 till adderaren 509, utan de digita- la fördröjningarna 523 och 521 skulle det bli en rippelef- fekt pà den variabla divisorsignalen 557. Genom att lägga till fördröjningarna eliminerar vi rippeleffekten. Under den femte klockcykeln överförs datana fràn adderaren 509 till adderaren 511. Under den sjätte klockcykeln överförs datana från adderaren 511 till adderaren 513. Därför på- träffas endast en digital fördröjning under varje klock- cykel. Denna modifiering medger en kortare klockcykel.
Fig 6 visar en alternativ utföringsform, som innefat- tar de extra fördröjningarna mellan adderarna men endast minimala fördröjningar i utgángarna från de första tre låsackumulatorerna. Den i fig 6 àskàdliggjorda utförings- formen är likadan som utföringsformen i fig 3 med en syn- kron serierekombination tillagd.
I den föredragna utföringsformen tillförs module- ringsinformation till fraktional-N-syntetisatorns digitala nät 400 med flera ackumulatorer. Moduleringsinformationen är de sexton minst signifikanta bitarna av ett 24-bitars tal, som tillförs dataingàngen 439. Eftersom en sändtagare som utnyttjar föreliggande uppfinning effektivt kan ut- nyttjas i ett GSM Pan European Digital Radiotelephone System, realiseras snabba frekvensändringar, modulering och låga nivåer av brus och falska signaler med en frak- tional-N-syntetisator. För modulering utnyttjar fraktio- nal-N-syntetisatorn en uppslagningstabell för omvandling av dataströmmen som skall sändas till frekvensförskjut- ningar för fraktional-N-syntetisatorn. Syntetisatorns slingdelning inställs i enlighet med indataströmmen så att den följer den ögonblickliga frekvensförskjutningen som krävs för den GMSK-modulerade signalen. Detta kan ske vid offsetfrekvensen eller direkt vid huvudfrekvensen.
Fraktional-N-syntetisatorkonfigurationen med låsacku- mulatorer drivs med stora ackumulatorer för att eliminera 10 15 20 25 30 35 515 879 13 för att åstadkomma D\A-korrektion för att reducera diskreta falska signaler och för att förse nämnda PLL med direkt digital modulering. I GSM-systemet är data- raten 270,8333 kb med en BT-produkt på 0,3, där T är bit- som är lika med 1/270,8333 kHz; dets banbredd för det Gaussiska filter som används för att forma basbandsdatana. Detta resulterar i en basbandsband- bredd på ungefär 81 kHz, vilken måste skickas med låg dis- torsion genom nämnda PLL som modulering. falska signaler, perioden, och B är basban- Själva frekvensförskjutningskomponenterna i GMSK-sig- nalen sträcker sig från 10 Hz till omkring 70 kHz. Detta område bestämmer ackumulatorernas längd, eftersom det blir nödvändigt att syntetisera steg som är mindre än 10 Hz i den föredragna utföringsformen av GSM-systemet. En refe- rensfrekvens på 26 MHz kräver en ackumulator på åtminstone 22 bitar, varför vi väljer 24 bitar för att det är enkelt att utnyttja kommersiellt tillgängliga delar. Uppenbarli- gen ligger de önskade ögonblickliga frekvensförskjut- ningarna på grund av moduleringen ett gott stycke under slingfiltrets gränsfrekvens. Därför dämpar inte frekvens- syntetisatorslingan någon av de falska kanaliseringssigna- lerna med grundfrekvens som uppkommer på grund av module- ringen. Med ett flerackumulatorsystem löses emellertid detta problem.
En total överföringsfunktion för systemet definiera- des tidigare enligt följande: DO = z_5DI + z_l(l-z_1)4Q4 Detta uttryck kan omvandlas tillbaka till frekvensdomänen genom bytet ejnv för D0. (Notera att detta är ett storleksutryck term för term.) =z. Detta resulterar i följande uttryck no = m1 + (z-zcosnxnzga, I det ovannämnda uttrycket är v frekvensen normerad till vikfrekvensen. Vidfrekvensen är lika med halva den frek- vens vid vilken ackumulatorernas klockor arbetar.
En kurva över frekvensen mot dämpningen, som visas i fig ll, visar utsignalen för varje term i detta uttryck. 10 15 20 25 30 35 515 879 14 Notera att DI överförs utan distortion till DO och att varje kvantiseringsbrusterm (Q) högpassfiltreras.
Det är möjligt och att föredra att öka fraktionalise- ringen så att alla falska utsignaler flyttas till mycket låga frekvenser. De kombinerade effekterna av att använda många ackumulatorer med en hög klockhastighet resulterar i en stor dämpning av den fraktionala processens kvantise- ringsbrus. Således reducerar en stor nämnare effektivt de falska signalernas frekvens så att de faller ett gott stycke under 3 db-hörnet för det digitala högpassfiltret Att använda många ackumulatorer ökar lutningen på högpassfiltrerings- som är format av flerackumulatorstrukturen. funktionen vilket ökar operationens hastighet och flyttar brytfrekvensen för högpassfiltret uppåt i frekvens.
Generellt alstrar ackumulatorn 101 ett tidsvarierande delningsförhållande N. Givet ett Nzte ordningens fraktio- nal-N-system kan ackumulatorerna låsas, vilket resulterar i ett synkront system i vilket data inte behöver rippla I ett system med enkel fördröjning fördröjs utsignalen från den genom fler än en ackumulator under en klockcykel. första ackumulatorn, eller ackumulatorn med den lägsta ordningen, till den variabla slingdelaren med N-l klocken- heter, ackumulatorn med näst lägst nivå, eller den andra fördröjs med N-2 osv till och med den näst sista ackumulatorn, ackumulatorn, som fördröjs med en klockenhet, och den sista ackumulatorn, eller ackumulatorn med högst nivå, fördröjs inte. I ett system med dubbel fördröjning är en extra fördröjningsenhet ansluten till utgången från samt- liga ackumulatorer förutom den sista ackumulatorn, eller ackumulatorn med högst nivå.
På grund av den synkrona naturen hos systemet är det möjligt att arbeta vid högre frekvenser och således medge större bandbredd hos nämnda PLL. Detta medger kortare lås- tider och digital bredbandsmodulering genom fraktionalde- laren under upprätthållande av förträffliga och förutsäg- bara störprestanda. En digital representation av det åter- stående felet erhålls i en form som är lämplig att använda 10 15 20 25 30 35 515 879 ofvan Inaoio q anta!! 15 i ett schema för digital-analog-omvandling. Den analoga utsignalen från denna omvandling matas till fasdetektorns utgång för att eliminera restbrus.
Serierekombinationen i làsackumulatornätet 101 gör det möjligt att direkt applicera LS-faskorrektioner på datautsignalen. Vidare reducerar seriekombinationen anta- let nödvändiga komponenter i kombinationsinsatsen i jäm- förelse med system med Pascal's triangel och liknande.
Fig 8 åskådliggör en implementering av fraktional-N- -nätet som visas i fig 3. Det visade nätets layout används för att förenkla beskrivningen. Exempelvis innefattar en låskrets 841, en kombinerare 809 och en ackumulatornätet 849 en ackumulator 833, 827, differentierare 813. Dessa kan hänföras till blockschemat i fig 3. Ytterligare ackumulatornät kan tillfogas bortom en digital fördröjning 825, varje ackumulatornät 849 för att bygga upp ett ackumulatornät av ordning N. Med antalet fördröjningar i ett minimalt fördröjningssystem mellan den första ackumu- latorn 831 och adderaren 807 lika med N-l har det första ackumulatornätet N-1, det tredje ackumulatornätet N-3 osv tills det inte finns några det andra ackumulatornätet N-2, fördröjningar, såsom åskàdliggörs i fig 8. I ett system med dubbel fördröjning skulle varje ackumulatornät ha yt- terligare en fördröjning förutom det sista ackumulatornä- tet, dvs med högst ordning.
Claims (9)
1. Frekvenssyntetisator med variabel frekvens inne- fattande ett flertal lásackumulatornät, rade i serie och som accepterar ett digitalt tal, som är rekombine- som an- vänds för bildande av en variabel divisor, varvid frek- vensen i en utsignal fràn en oscillator med variabel frek- vens styrs genom delning av utsignalens frekvens i en de- lare med den variabla divisorn för bildande av en mellan- signal, jämförelse av mellansignalens fas med en referens- signal och alstring av en första felsignal, som är angi- vande för en fasskillnad mellan dessa, varvid den första felsignalen kopplas till en styringång till oscillatorn med variabel frekvens, vilken frekvenssyntetisator med variabel frekvens innefattar: organ för alstring av en första låst utsignal och en första överföringsutsignal, gitala talet (403): organ för alstring av en andra låst utsignal och en som är en integral av det di- andra överföringsutsignal, som är en integral av den första låsta utsignalen (405): organ för alstring av en tredje låst utsignal och en tredje överföringsutsignal, som är en integral av den andra làsta utsignalen (407): organ för alstring av en femte utsignal innefattande: organ för differentiering (415) av den tredje över- föringsutsignalen för bildande av en fjärde signal; organ för kombinering av den fjärde signalen och den andra överföringsutsignalen för bildande av den femte ut- signalen (449): organ för alstring av den variabla divisorsignalen, innefattande: organ för differentiering (417) av den femte utsigna- len för bildande av en sjätte signal, och organ för kombinering (411) av den sjätte signalen med den första överföringsutsignalen för bildande av den variabla divisorsignalen (453): och 10 15 20 25 30 35 anno an!! noir!! 515 879 17 organ för anslutning (707) av den variabla signalen (453) till delaren (703).
2. Frekvenssyntetisator med variabel frekvens enligt divisor- patentkrav 1, k ä n n e t e c k n a d av att nämnda or- gan för alstring av den variabla divisorsignalen vidare innefattar fördröjning av den första överföringsutsignalen under en första, i förväg bestämd period (425, 427, 429) och att nämnda organ för alstring av den femte utsignalen vidare innefattar fördröjning av den andra överföringsut- signalen under en andra, 423).
3. Frekvenssyntetisator med variabel frekvens enligt i förväg bestämd period (421, patentkrav 1, k ä n n e t e c k n a d av att åtminstone ett ytterligare organ för alstring av en låst utsignal och en överföringsutsignal, som är en integral av en insignal (401), och ett motsvarande organ för alstring av en utsig- nal (413), signal och en làst utsignal. som är en kombination av en derivata av en ut-
4. Frekvenssyntetisator med variabel frekvens enligt patentkrav 1, k ä n n e t e c k n a d av organ för redu- cering av restfelet hos frekvenssyntetisatorn med variabel frekvens.
5. Frekvenssyntetisator med variabel frekvens enligt patentkrav 4, k ä n n e t e c k n a d av att nämnda or- gan för reducering innefattar: organ för kombinering av den tredje lásta utsignalen med den andra låsta utsignalen för alstring av en rest- felskorrektionssignal (723): och organ för anslutning (729) av restfelskorrektionssig- nalen till ett slingfilter.
6. Frekvenssyntetisator med variabel frekvens enligt patentkrav 1, k ä n n e t e c k n a d av att nämnda or- gan för alstring av den femte utsignalen vidare innefattar fördröjning av den femte utsignalen och den första överfö- ringsutsignalen under en fjärde, i förväg bestämd period.
7. Frekvenssyntetisator med variabel frekvens enligt patentkrav 1, k ä n n e t e c k n a d av att det digita- 10 15 20 25 30 35 I llifl I Û m _.) m oo <1 \o IDO!!! I i III! lll Öl Ißíilå 18 la talet (439) varierar i tiden, mationssignal, för bildande av ett önskat, kontinuerligt som gensvar på en infor- enveloppmoduleringsformat.
8. Förfarande för signalfrekvenssyntes i en frekvens- syntetisator med variabel frekvens innefattande ett fler- tal låsackumulatornät, som är rekombinerade i serie och som accepterar ett digitalt tal som används för bildande av en variabel divisor, varvid en styrbar oscillatorutsig- nalsfrekvens styrs genom delning av utsignalens frekvens i en delare med den variabla divisorn för bildande av en mellansignal, varvid mellansignalens fas jämförs med en referenssignal och en första felsignal, som är angivande för en fasskillnad mellan dessa, alstras, och varvid den första felsignalen ansluts till en styringàng till den styrbara oscillatorn, att: k ä n n e t e c k n a t av stegen alstra en första låst utsignal (441) och en första överföringsutsignal (459), tala talet (439); alstra en andra låst utsignal (443) och en andra som är en integral av det digi- överföringsutsignal (457), som är en integral av den första låsta utsignalen (441): alstra en tredje låst utsignal (445) och en tredje överföringsutsignal (455), låsta utsignalen (443): alstra en femte utsignal (451), som är en integral av den andra som innefattar att: differentiera den tredje överföringsutsignalen och bilda en fjärde signal; kombinera den fjärde signalen och den andra över- föringsutsignalen och bilda den femte utsignalen (451): alstra den variabla divisorsignalen (453), som innefattar att: differentiera den femte utsignalen och bilda en sjätte signal, och kombinera den sjätte signalen och den första över- föringsutsignalen, för att bilda den variabla divisor- signalen (453): och 10 15 20 25 30 35 515 879 19 ansluta den variabla divisorsignalen (453) laren (703).
9. Radiotelefon (901) innefattande en radiomottagare (905), k ä n n e t e c k n a d till de- en radiosändare (907), och en styrenhet (909), av: organ för alstring (903) av en lokaloscillatorsignal för radiomottagaren (905) och en sändningssignal för sän- daren (907), en oscillator (701) med variabel frekvens för alst- som innefattar: ring av en utsignal som har en valbar utsignalsfrekvens, som är en rationell multipel av en refrenssignals frek- vens, organ för alstring av en klocksignal (709), organ för frekvensdelning, som har en första ingång ansluten till utgången frán oscillatorn med variabel frek- vens och en andra ingång ansluten till en variabel divi- sorstyrsignal, varvid nämnda organ för frekvensdelning (703) alstrar en mellansignal, som har en frekvens som är lika med frekvensen hos utsignalen med variabel frekvens dividerad med ett värde pà den variabla divisorstyrsigna- len, organ för jämförelse av mellansignalens fas (705) med en fas i en referenssignal och alstring av en felsignal, som är angivande för fasskillnaden mellan dessa, varvid en ingång till nämnda organ för jämförelse är ansluten till en utgång från nämnda organ för frekvensdelning, och var- vid felsignalen är ansluten till en styringång till oscil- latorn med variabel frekvens, första organ som reagerar pà en andra styrsignal, som är representativ för ett fraktionellt divisorvärde, för _alstring av en första moduleringssignal för periodisk, temporär ändring av den variabla divisorsignalen så att organet för frekvensdelning i medeltal har ett rationellt divisorvärde som överensstämmer med ett i förväg bestämt medelvärde, varvid nämnda organ för alstring innefattar: organ för integrering (831) av styrsignalen för bil- dande av en första utsignal och en första överföringsut- signal, 10 15 20 25 30 35 aaoaío anti 515 879 c 20 för låsning (839) av den första utsignalen vid ett första uppträdande av klocksignalen, och organ för fördröjning (819, 821, 823) av den första överföringsutsignalen till dess att klocksignalen uppträ- der en tredje gång, organ andra organ (849), som reagerar på den första låsta utsignalen för alstring av en andra moduleringssignal, som innefattande: organ för integrering (833) av den första låsta ut- signalen för bildande av en andra utsignal och en andra varierar det variabla divisorvärdet, överföringsutsignal, organ för låsning (841) av den andra utsignalen vid ett andra uppträdande av klocksignalen, organ för fördröjning (827, 825) av den andra över- föringsutsignalen till dess att klocksignalen uppträder en tredje gång, och tredje organ, som reagerar på den andra låsta utsig- nalen för alstring av en tredje moduleringssignal, som va- rierar det variabla divisorvärdet, innefattande: organ för integrering (835) av den andra låsta utsig- nalen för bildande av en tredje utsignal och en tredje överföringsutsignal, organ för låsning (843) av den tredje utsignalen när klocksignalen uppträder en tredje gång, organ för differentiering (815) av den tredje över- föringsutsignalen och kombinering av den resulterande sig- nalen med den andra fördröjda överföringsutsignalen för bildande av en fjärde utsignal, organ för differentiering (813) av den fjärde utsig- nalen och kombinering av den resulterande signalen med den första fördröjda överföringsutsignalen för bildande av den variabla divisorstyrsignalen, som är ansluten till in- gången för nämnda organ för delning; och organ för alstring av den andra styrsignalen, i ra- diotelefonstyrenheten (909), som är ansluten till en förs- ta ingång till organet för alstring av lokaloscillatorsig- nalen (903).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/836,681 US5166642A (en) | 1992-02-18 | 1992-02-18 | Multiple accumulator fractional N synthesis with series recombination |
PCT/US1992/011173 WO1993016523A1 (en) | 1992-02-18 | 1992-12-23 | Multiple accumulator fractional n synthesis with series recombination |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9303395D0 SE9303395D0 (sv) | 1993-10-15 |
SE9303395L SE9303395L (sv) | 1993-12-10 |
SE515879C2 true SE515879C2 (sv) | 2001-10-22 |
Family
ID=25272485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9303395A SE515879C2 (sv) | 1992-02-18 | 1993-10-15 | Fraktional-N-syntes med serierekombination utnyttjande flera ackumulatorer |
Country Status (14)
Country | Link |
---|---|
US (1) | US5166642A (sv) |
JP (1) | JP3109100B2 (sv) |
KR (1) | KR970004439B1 (sv) |
CN (1) | CN1026745C (sv) |
BR (1) | BR9205908A (sv) |
CA (1) | CA2107771C (sv) |
DE (1) | DE4294754C1 (sv) |
FR (1) | FR2687522A1 (sv) |
GB (1) | GB2273008B (sv) |
IT (1) | IT1261765B (sv) |
MX (1) | MX9300877A (sv) |
RU (1) | RU2153223C2 (sv) |
SE (1) | SE515879C2 (sv) |
WO (1) | WO1993016523A1 (sv) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367691A (en) * | 1991-04-15 | 1994-11-22 | Motorola, Inc. | Pipe-staggered apparatus and method utilizing carry look-ahead signal processing |
JPH06132816A (ja) * | 1992-06-08 | 1994-05-13 | Sony Tektronix Corp | 位相ロックループ回路 |
FI96255C (sv) * | 1993-04-05 | 1996-05-27 | Tapio Antero Saramaeki | Decimeringsfilter |
US5337024A (en) * | 1993-06-22 | 1994-08-09 | Rockwell International Corporation | Phase locked loop frequency modulator using fractional division |
US5493700A (en) * | 1993-10-29 | 1996-02-20 | Motorola | Automatic frequency control apparatus |
US5495206A (en) * | 1993-10-29 | 1996-02-27 | Motorola, Inc. | Fractional N frequency synthesis with residual error correction and method thereof |
US5745848A (en) * | 1996-03-04 | 1998-04-28 | Motorola, Inc. | Method and apparatus for eliminating interference caused by spurious signals in a communication device |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
JP3923150B2 (ja) | 1997-10-16 | 2007-05-30 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ |
US6112068A (en) * | 1997-12-22 | 2000-08-29 | Texas Instruments Incorporated | Phase-locked loop circuit with switchable outputs for multiple loop filters |
EP0940922B1 (en) * | 1998-03-03 | 2002-12-04 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
CA2233831A1 (en) | 1998-03-31 | 1999-09-30 | Tom Riley | Digital-sigma fractional-n synthesizer |
DE69826835T2 (de) * | 1998-05-29 | 2006-02-23 | Motorola Semiconducteurs S.A. | Frequenzsynthetisierer |
US6581082B1 (en) * | 2000-02-22 | 2003-06-17 | Rockwell Collins | Reduced gate count differentiator |
US6564039B1 (en) | 2000-02-29 | 2003-05-13 | Motorola, Inc. | Frequency generation circuit and method of operating a tranceiver |
US6747987B1 (en) | 2000-02-29 | 2004-06-08 | Motorola, Inc. | Transmit modulation circuit and method of operating a transmitter |
JP2001298363A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
US6385276B1 (en) | 2001-06-12 | 2002-05-07 | Rf Micro Devices, Inc. | Dual-modulus prescaler |
US6693468B2 (en) | 2001-06-12 | 2004-02-17 | Rf Micro Devices, Inc. | Fractional-N synthesizer with improved noise performance |
US7003049B2 (en) * | 2001-06-12 | 2006-02-21 | Rf Micro Devices, Inc. | Fractional-N digital modulation with analog IQ interface |
US6779010B2 (en) | 2001-06-12 | 2004-08-17 | Rf Micro Devices, Inc. | Accumulator with programmable full-scale range |
US6448831B1 (en) | 2001-06-12 | 2002-09-10 | Rf Micro Devices, Inc. | True single-phase flip-flop |
EP1271792A1 (en) * | 2001-06-25 | 2003-01-02 | Motorola, Inc. | Low leakage local oscillator system |
US6710951B1 (en) * | 2001-10-31 | 2004-03-23 | Western Digital Technologies, Inc. | Phase locked loop employing a fractional frequency synthesizer as a variable oscillator |
JP3934585B2 (ja) * | 2003-08-22 | 2007-06-20 | 松下電器産業株式会社 | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 |
US20060067452A1 (en) * | 2004-09-24 | 2006-03-30 | Intel Corporation | Clock and data recovery circuit |
DE102005029819B4 (de) * | 2005-06-27 | 2010-03-18 | Infineon Technologies Ag | Sigma-Delta-Umsetzer und Verwendung desselben |
CN1770635B (zh) * | 2005-10-28 | 2010-04-14 | 清华大学 | 预置值流水线结构相位累加器 |
WO2008107736A1 (en) * | 2007-03-02 | 2008-09-12 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor |
JP4788825B2 (ja) * | 2007-09-12 | 2011-10-05 | 日本電気株式会社 | ジッタ抑圧回路及びジッタ抑圧方法 |
US8041310B2 (en) * | 2007-10-01 | 2011-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and methods for frequency control in a multi-output frequency synthesizer |
US8045669B2 (en) | 2007-11-29 | 2011-10-25 | Qualcomm Incorporated | Digital phase-locked loop operating based on fractional input and output phases |
MX342236B (es) | 2010-07-23 | 2016-09-21 | Mabe S A De C V * | Metodo y perfil de secado. |
US9035682B2 (en) | 2012-12-29 | 2015-05-19 | Motorola Solutions, Inc. | Method and apparatus for single port modulation using a fractional-N modulator |
US8901974B2 (en) | 2013-01-30 | 2014-12-02 | Texas Instruments Deutschland Gmbh | Phase locked loop and method for operating the same |
US20150092636A1 (en) * | 2013-09-30 | 2015-04-02 | Broadcom Corporation | Single local oscillator architecture |
US9685966B2 (en) * | 2014-12-02 | 2017-06-20 | Mediatek Inc. | Fractional dividing module and related calibration method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2140232B (en) * | 1983-05-17 | 1986-10-29 | Marconi Instruments Ltd | Frequency synthesisers |
GB2217535B (en) * | 1988-04-15 | 1992-12-16 | Racal Res Ltd | Digital circuit arrangement |
US4816774A (en) * | 1988-06-03 | 1989-03-28 | Motorola, Inc. | Frequency synthesizer with spur compensation |
DE3826006C1 (sv) * | 1988-07-30 | 1989-10-12 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
EP0408238B1 (en) * | 1989-07-08 | 1996-03-27 | Plessey Semiconductors Limited | A frequency synthesiser |
US5038117A (en) * | 1990-01-23 | 1991-08-06 | Hewlett-Packard Company | Multiple-modulator fractional-N divider |
CA2019297A1 (en) * | 1990-01-23 | 1991-07-23 | Brian M. Miller | Multiple-modulator fractional-n divider |
US5070310A (en) * | 1990-08-31 | 1991-12-03 | Motorola, Inc. | Multiple latched accumulator fractional N synthesis |
-
1992
- 1992-02-18 US US07/836,681 patent/US5166642A/en not_active Expired - Lifetime
- 1992-12-23 CA CA002107771A patent/CA2107771C/en not_active Expired - Fee Related
- 1992-12-23 RU RU93057883/09A patent/RU2153223C2/ru active
- 1992-12-23 GB GB9320716A patent/GB2273008B/en not_active Expired - Lifetime
- 1992-12-23 JP JP05514046A patent/JP3109100B2/ja not_active Expired - Lifetime
- 1992-12-23 WO PCT/US1992/011173 patent/WO1993016523A1/en active Application Filing
- 1992-12-23 BR BR9205908A patent/BR9205908A/pt not_active IP Right Cessation
- 1992-12-23 DE DE4294754A patent/DE4294754C1/de not_active Expired - Lifetime
-
1993
- 1993-02-10 IT ITRM930074A patent/IT1261765B/it active IP Right Grant
- 1993-02-17 FR FR9301766A patent/FR2687522A1/fr active Granted
- 1993-02-17 CN CN93101809A patent/CN1026745C/zh not_active Expired - Lifetime
- 1993-02-18 MX MX9300877A patent/MX9300877A/es unknown
- 1993-10-15 SE SE9303395A patent/SE515879C2/sv not_active IP Right Cessation
- 1993-10-18 KR KR93703175A patent/KR970004439B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3109100B2 (ja) | 2000-11-13 |
BR9205908A (pt) | 1994-07-05 |
CN1026745C (zh) | 1994-11-23 |
US5166642A (en) | 1992-11-24 |
ITRM930074A0 (it) | 1993-02-10 |
GB2273008B (en) | 1995-10-25 |
ITRM930074A1 (it) | 1994-08-10 |
DE4294754C1 (de) | 1995-11-09 |
FR2687522A1 (fr) | 1993-08-20 |
RU2153223C2 (ru) | 2000-07-20 |
CA2107771C (en) | 1999-03-16 |
SE9303395D0 (sv) | 1993-10-15 |
IT1261765B (it) | 1996-06-03 |
CN1075579A (zh) | 1993-08-25 |
WO1993016523A1 (en) | 1993-08-19 |
SE9303395L (sv) | 1993-12-10 |
GB9320716D0 (en) | 1994-01-26 |
GB2273008A (en) | 1994-06-01 |
JPH06507057A (ja) | 1994-08-04 |
KR970004439B1 (en) | 1997-03-27 |
FR2687522B1 (sv) | 1994-12-23 |
CA2107771A1 (en) | 1993-08-19 |
MX9300877A (es) | 1993-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE515879C2 (sv) | Fraktional-N-syntes med serierekombination utnyttjande flera ackumulatorer | |
JP2844389B2 (ja) | 多段ラッチドアキュムレータ分数nの合成 | |
JP2750639B2 (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数n合成 | |
US5055802A (en) | Multiaccumulator sigma-delta fractional-n synthesis | |
US5825253A (en) | Phase-locked-loop with noise shaper | |
US5808493A (en) | Rational frequency division device and frequency synthesizer using the same | |
JP2004519917A (ja) | 改善されたノイズとスパー性能をもつσ−δn分周周波数分周器 | |
US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
EP0758468A1 (en) | Digital frequency synthesizer | |
WO2002017050A2 (en) | Noise-shaped digital frequency synthesis | |
JP3611589B2 (ja) | フラクショナルn分周器 | |
JP4740144B2 (ja) | 直接デジタル合成方式による周波数合成器 | |
JPH07105762B2 (ja) | シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ/ディジタル変換器 | |
Walters et al. | Digital phase-locked loop with jitter bounded | |
US5726609A (en) | Pulse amplitude modulator using direct digital synthesizer | |
JP2966229B2 (ja) | サンプリング周波数変換装置 | |
JP2004080404A (ja) | 半導体装置 | |
JP3013859B2 (ja) | 周波数シンセサイザ | |
JP3019434B2 (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 9303395-9 Format of ref document f/p: F |