SE510390C2 - Räkningsanordning och räkningsförfarande samt tele- kommunikationssystem innefattande räkningsanordning och förfarande - Google Patents

Description

510 3.90 2 förlitlig och/eller optimal drift av räknaren. Således måste en lägre frekvens användas vilket naturligt leder till en läg- re upplösningsnoggrannhet. Användande av teknologier som kla- rar mycket höga frekvenser för realisering av räknarkärnan medför i allmänhet höga effektiva kostnader för kretsutföran- det.

RELATERAD TEKNIK Figur 1 är ett blockdiagram över en frekvensräknare i enlighet med det amerikanska patentet 5.097.490. Frekvensen av en in- signal räknas med avseende pà antalet klockpulser som inträf- far mellan antingen efter varandra följande stigande eller fallande flanker av insignalen. En referensklocka 31 förser en grindkrets 30 och en räknare A, 34, med klocksignaler. Grind- kretsen 30 tar emot en insignal. Ráknaren A, 34, tar emot, fràn grindkretsen 30, en signal som styr den tidsperiod under vilken räknaren A, 34, räknar klockpulser. Klocksignalen frän klockan 31 anbringas till en inverterare 32 som tillhandahål- ler en inverterad klocksignal. Den inverterade klocksignalen matas till en annan grindkrets 33 och till räknare B, 35.

Grindkretsen 33 tar emot samma insignal som grindkretsen 30.

Räknare B, 35, tar emot en signal från grindkretsen 33 så att grindkretsen 33 styr ackumuleringen av inverterade klockcykler av räknare B, 35. Utsignalen av räknare A, 34, adderas till utsignalen av räknare B, 35, i en summeringskrets 36. Det sam- manlagda räknevärdet divideras med tvâ i en dividera-med-tvà- krets 37.

Det amerikanska patentet 4.979.177 avser en logisk analysator som har en räknare vilken kan rekonstruera den högre upplös- ning med vilken data insamlades med användande av tvä faser av det logiska analysatorsystemets klocksignal.

I det amerikanska patentet 4.912.734 visas en tidsräknare för händelseinträffanden som har hög upplösning och som arbetar i tvà klockdomäner, domänen av klocksignal A och domänen av 510 390 3 klocksignal B. De två klocksignalerna genereras utifrån en ge- mensam klocksignal. Klocksignal A tillhandahålls till en fritt löpande räknare, företrädesvis innefattande en Johnson-räknare och en binär räknare. Räkningsdata för den fritt löpande räk- naren lagras i ett râknarregister i gensvar på klocksignal B och lagras i ett andra register som andra ankomsttidpunktsdata vid generering av en andra signal B SYNC. B SYNC komer, när den genereras, att nollställa ett första register. Data i räk- narregistret lagras i det första registret som första ankomst- tidpunktsdata vid genereringen av en första signal A SYNC. A SYNC kommer, när den genereras, att nollställa det andra re- gistret. Tidsräknaren för händelseinträffanden innefattar ock- sä en klockflankskodare som är mottaglig för en insignal och klocksignalerna A och B för generering av signalerna A SYNC och B SYNC. Om insignalen anländer under den första halvcykeln av den gemensama klocksignalen så genereras A SYNC. Om insig- nalen anländer under den andra halvcykeln av den gemensamma klocksignalen sä genereras B SYNC. Pâ detta sätt kan klock- flankskodaren styra vilket av första och andra ankomsttid- punktsdata som ska tillhandahållas som kretsens utdata.

Problemet med att ha en klockfrekvens som är för hög för till- gänglig eller använd teknologi, under hänsynstagande till spe- cifika kvalitetskrav, berörs inte i något av de amerikanska patênt en OVaIl . kom' REnoGönELsE FÖR urrrnmincm Föreliggande uppfinning överkomer detta och andra problem med konventionella räknararrangemang.

Det föreligger ett allmänt behov av en räknare, i det följande hänvisad till som en räkningskrets, och i synnerhet en högupp- lösande räkningskrets.

Det är ett första syfte med föreliggande uppfinning att till- handahàlla, givet vissa kvalitetskrav på kretsutförandet av 510 390 4 räknarkärnan, en räkningskrets med en upplösning som är lika med halva cykeltiden av den första klocksignalen som anbringas till räkningskretsen fastän den första klockfrekvensen i sig själv är för hög för den teknologi som är tillgänglig eller som används för realisering av râknarkärnan. Det är ett andra syfte med uppfinningen att tillhandahålla ett motsvarande för- farande för generering av en räknarsignal.

Det är ett andra syfte med uppfinningen att tillhandahålla ett motsvarande förfarande för generering av en räknarsignal.

Det är ett annat syfte med uppfinningen att tillhandahålla en räkningskrets, vars upplösning är lika med cykeltiden av den första klocksignalen som anbringas till räkningskretsen, fast- än frekvensen av den första klocksignalen är för hög för till- förlitlig drift av räknarkärnan, under hänsynstagande till frekvensbegränsande utformningskrav pá kärnan. Ännu ett annat syfte med uppfinningen är att tillhandahålla en högupplösande räkningskrets, vars komponenter inte erfordrar initialisering eller áterställning.

I enlighet med en första utföringsform av uppfinningen inne- fattar rákningskretsen organ för generering, i gensvar på en första klocksignal av en första frekvens, av ett på förhand bestämt antal, M, av andra klocksignaler som är fasförskjutna i förhållande till varandra och av en andra frekvens som är lägre än den första frekvensen. Den andra frekvensen är anpas- sad för att fungera bra i den teknologi som är tillgänglig för realisering av ràknarkárnan med hänsyn tagen till specifika kvalitetskrav på kárnans kretsutförande. Vidare innefattar räkningskretsen M sekundära räknare, var och en mottaglig för en respektive av de M andra klocksignalerna för generering av en individuell sekundär räknarsignal, samt en summeringskrets som är mottaglig för de sekundära räknarsignalerna för genere- ring av räkningskretsens räknarsignal genom addering av de se- kundära räknarsignalerna så att räknarvärdet av räknarsignalen s1ois9o 5 har sama antal bitar och samma signifikans som de sekundära räknarsignalernas räknarvärde. Rákningskretsens kärna innefat- tar de sekundära räknarna.

De andra klocksignalerna är fasförskjutna i förhållande till varandra så att det resulterande räknarvärdet uppdateras med en frekvens som är lika med M multiplicerat med den andra fre- kvensen. Dessutom, eftersom den resulterande räknarsignalen har samma antal bitar och sama signifikans som de sekundära räknarsignalerna så erfordras ingen initialisering av de se- kundära räknarna.

Räkningskretsen enligt uppfinningen erbjuder följande förde- lar: - Ingen initialisering av maskinvaran erfordras; - En upplösning lika med halva cykeltiden av inklocksig- nalen erhålls.

KORT BESKRIVNING AV RITNINGARNÄ De nya särdrag som är kännetecknande för uppfinningen fram- ställs i de bifogade patentkraven. Uppfinningen själv sáväl som andra särdrag och fördelar med denna kommer emellertid att förstås bäst genom hänvisning till den följande detaljerade beskrivningen av de specifika utföringsformerna, när denna lä- ses i anslutning till de medföljande ritningarna, i vilka; Figur 1 är ett schematiskt blockdiagram över en frekvens- räknare enligt teknikens ståndpunkt; Figur 2 är ett schematiskt blockdiagram över en räknare el- ler rákningskrets enligt en första utföringsform av uppfinningen; Figur 3 är ett schematiskt blockdiagram över en första ge- nerator av andra klocksignaler; 510 390 Figur 4 är ett tidsdiagram som visar ett exempel på nägra av de signaler och ràknarvärden som uppträder i räkningskretsen enligt figur 2; Figur 5 är ett schematiskt blockdiagram över en andra gene- rator av andra klocksignaler; Figur 6 är ett schematiskt flödesdiagram över ett förfaran- de för generering av en râknarsignal enligt uppfin- ningen; Figur 7 är ett schematiskt blockdiagram över telekomunika- tionssystem; och Figur 8 är ett schematiskt blockdiagram över en räknings- krets enligt en annan utföringsform av uppfinning- en.

FÖREDRAGNA UTFÖRINGSFORMER AV UPPFINNINGEN Anta, som exempel, att en räkningskrets ska utformas i en gi- ven teknologi och att det föreligger vissa kvalitetskrav pà kretsutformningen av ráknarkärnan som sätter en gräns pà den högsta frekvens som med tillförlitlighet kan räknas av räk- narkärnan. Dessutom föreligger krav pä upplösningsnoggrannhe- ten. Företrádesvis önskas en hög upplösning.

Anta som exempel att ráknarkärnan ska implementeras i en förs- ta pà förhand bestämd teknologi, såsom ASIC, och att det före- ligger kvalitetskrav pà ráknarkärnan så att den högsta fre- kvens som kan anbringas till denna är lika med en andra fre- kvens. Till exempel, om det är önskvärt att realisera räk- narkärnan med scan-testbara vippor, så sätter detta krav en gräns pä den högsta klockfrekvens som är möjlig att använda inuti kärnan. 510 390 Första utföringsform av uppfinningen Figur 2 är ett schematiskt blockdiagram över en räkningskrets 102 enligt en första utföringsform av uppfinningen. Räknings- kretsen 102 är företrädesvis implementerad i en ASIC eller motsvarande, och innefattar en generator 70 för generering av fyra andra klocksignaler, fyra sekundära räknare 50-1, 50-2, 50-3, 50-4 och en sumeringskrets 51. Generatorn 70 genererar, i gensvar pá en första klocksignal av en första frekvens, fyra andra klocksignaler som är fasförskjutna i förhållande till varandra och som har en andra frekvens som är lägre än den första frekvensen. Den första klocksignalen genereras av vil- ken konventionell klocksignalgenerator som helst enligt tekni- kens ståndpunkt. Var och en av de fyra sekundära räknarna 50- 1, 50-2, 50-3, 50-4 är mottaglig för en respektive av de fyra andra klocksignalerna för generering av en individuell sekun- där räknarsignal. Räkningskretsens kärna innefattar de sekun- dära räknarna 50-1, 50-2, 50-3, 50-4. Företrädesvis är de se- kundära räknarna binära n-bitars räknare, implementerade genom scan-testbara vippor som triggas på den positiva flanken. I detta särskilda exempel är användningen av scan-testbara vip- por ett ytterligare kvalitetskrav inom den valda teknologin (ASIC). Anta att den första frekvensen är för hög för scan- testbara vippor. Generatorn 70 utformas sáledes för att gene- rera de andra klocksignalerna med en andra frekvens som funge- rar bra i räknarkärnan. I detta särskilda exempel är den andra frekvensen lika med den första frekvensen dividerat med tvâ.

Summeringsblocket eller summeringskretsen 51 tar emot de se- kundära räknarsignalerna för generering av räkningskretsens 102 uträknarsignal genom addering av de sekundära räknarsigna- lerna så att räknarvârdet av uträknarsignalen har samma antal bitar och samma signifikans som de sekundära räknarsignalernas räknarvärde.

Den specifika räkningskretsen enligt figur 2 ges enbart som ett exempel. Antalet andra klocksignaler och antalet sekundära 510 390 räknare kan vara annorlunda, såsom kommer att exemplifieras Sênafe .

En räknarsignal definieras i allmänhet som en räknares utdata.

Ett ráknarvärde definieras vara samma sak som ett räkningsvär- de.

Figur 3 är ett schematiskt blockdiagram över den första gene- ratorn 70 (visad i figur 2). För att bättre förstå de sekundä- ra räknarnas funktion är det fördelaktigt att beskriva genera- torns 70 funktion. En praktisk implementering av generatorn 70 innefattar fyra D-vippor 73, 74, 75, 76, två XOR-grindar 71, 72, två inverterare 79, 80 förbundna såsom visas i figur 3. De två XOR-grindarna 71 och 72 tar båda emot den första klocksig- nalen. Den första XOR-grinden 71 tar också emot en nolla, vil- ket lämnar den första klocksignalen oförändrad. Den andra XOR- grinden 72 tar emot en "1", varvid den första klocksignalen således inverteras. Kretslösningen med två XOR-grindar 71, 72 är att föredra eftersom fördröjningen kommer att vara densamma för både den icke-inverterade första klocksignalen och den in- verterade första klocksignalen. Utsignalen från den första OR- grinden 71 sänds till klockingången CLK på en första D-vippa 73 och till klockingången CLK på en andra D-vippa 74. Den första D-vippan 73 genererar den andra klocksignalen 92-1 på sin Q-utgång. Utsignalen från QZ-utgången på den första D- vippan 73 matas tillbaka till D-ingången på den första D- vippan 73. Dessutom inverteras QZ-utsignalen av inverteraren 79 och sänds in till D-ingången av den andra D-vippan 74. Den andra D-vippan 74 genererar den andra klocksignalen 92-2 på sin Q-utgång. På motsvarande sätt skickas utsignalen från den andra OR-grinden 72 till klockingången CLK av en tredje D- vippa 75 och till klockingången CLK av en fjärde D-vippa 76.

Den tredje D-vippan 75 genererar den andra klocksignalen 92-3 på sin Q-utgång. Utsignalen från QZ-utgången av den tredje D- vippan 75 matas tillbaka till D-ingången av den tredje D- vippan 75. Dessutom inverteras QZ-utsignalen av inverteraren 80 och sänds in till D-ingången av den fjärde D-vippan 76. Den 51Û 39Û 9 fjärde D-vippan 76 genererar den andra klocksignalen 92-4 pà sin Q-utgång.

Vipporna i generatorn 70 är inte scan-testbara. Av denna an- ledning kan den första frekvensen anbringas till generatorn 70. Således, i detta avseende, föreligger en kompromiss mellan scan-testbarhet och den högsta frekvens som kan anbringas till vipporna.

Generatorn 70 som beskrivits ovan i anslutning till figur 3 är realiserad så att de olika D-vipporna 73-76 komer att ha sam- ma belastning, vilket garanterar tillförlitlig drift av gene- ratorn 70.

En alternativ och enklare lösning är att använda QZ-utsignalen av den första D-vippan 73 och QZ-utsignalen av den tredje D- vippan 75 för att erhålla de andra klocksignalerna 92-2 resp. 92-4. I denna alternativa utföringsform utelämnas den andra D- vippan 74 och den fjärde D-vippan 76. Emellertid erfordrar denna lösning styrning av fördröjningarna av de andra klock- signalerna.

Det är viktigt att förstå att kretslösningen enligt figur 3 endast är ett exempel på hur man genererar de andra klocksig- nalerna 92-1, 92-2, 92-3, 92-4.

Figur 3 visar också ett exempel pà den första klocksignalen 184 MHz och de andra klocksignalerna 92-1, 92-2, 92-3, 92-4 som uppträder i generatorn 70. I synnerhet illustreras faserna av de olika andra klocksignalerna i figur 3. Den andra klock- signalen 92-2 är en inverterad version av 92-1 och den andra klocksignalen 92-4 är en inverterad version av 92-3. Dessutom föreligger en fasskillnad om n/2 mellan 92-1 och 92-3, en fas- skillnad om n/2 mellan 92-1 och 92-4, en fasskillnad om n/2 mellan 92-2 och 92-3 samt en fasskillnad om n/2 mellan 92-2 och 92-4. I detta särskilda exempel har den första klocksigna- 51 Û 390 10 len en första frekvens om 184 MHz och de andra klocksignalerna har en andra frekvens lika med halva den första frekvensen, dvs. en andra frekvens lika med 92 Mflz.

Med hänvisning till figur 2 ännu en gäng, så genererar varje sekundär räknare 50-1, 50-2, 50-3-, 50-4 en sekundär räknar- signal som har ett löpande ráknarvärde som stegas upp av varje cykel av den respektive av de andra klocksignalerna 92-1, 92- 2, 92-3, 92-4. Var och en av de sekundära räknarna inkremente- rar sitt ráknarvärde varje gäng som den respektive andra klocksignalen blir hög. Varje sekundär räknarsignal har ett sekundärt ráknarvärde om n bitar, där n är ett positivt heltal (1, 2, 3, ...). I detta exempel är n lika med 17.

I drift sä komer den positiva flanken som bärs av 92-1 att stega upp räknarvärdet av den sekundära räknaren 50-1 vid en första tidpunkt. Därefter vid en andra tidpunkt som skiljer sig 2,7 ns (cykeltiden av de andra klocksignalerna dividerat med fyra) från den första tidpunkten, så komer den positiva flanken av 92-3 att stega upp räknarvärdet av den sekundära räknaren 50-3. Vid en tredje tidpunkt som inträffar 2,7 ns ef- ter den andra tidpunkten sä kommer den positiva flanken av 92- 2 att stega upp räknarvärdet av den sekundära räknaren 50-2. 2,7 ns senare sett i relation till den tredje tidpunkten sá komer den positiva flanken av 92-4 att stega upp räknarvärdet av den sekundära räknaren 50-4. 2,7 ns efter att den sekundära räknaren 50-4 har stegats upp så kommer den positiva flanken som bärs av 92-1 än en gäng att stega upp den sekundära räkna- ren 50-1, och så vidare. Var och en av de sekundära räknarna i räkningskretsen 102 enligt uppfinningen komer att uppdateras, men inte vid samma tidpunkt, med en frekvens som är lika med den andra frekvensen. Denna andra frekvens är lika med 92 MHz i detta särskilda exempel. Addering av de fyra sekundära räk- narvärdena kommer att resultera i ett ráknarvärde som uppdate- ras med en frekvens som är lika med 368 MHz (en upplösning om 2,7 ns) på grund av fasförskjutningen mellan de andra klock- signalerna. Hänvisning görs även till figur 4 som är ett tids- 151 Û 390 11 diagram som visar den första klocksignalen, de sekundära räk- narvärdena och det resulterande räknarvärdet.

På detta sätt kan en upplösning som är lika med cykeltiden (2,7 ns) av två gånger (2*184=368 MHz) frekvensen av den förs- ta klocksignalen som är ansluten till räknaren 102 garanteras, även fastän den första klockfrekvensen i sig själv är för hög för direkt användning i räknarkàrnan, i synnerhet när de se- kundära räknarna implementeras genom scan-testbara vippor.

Naturligtvis kan andra krav pá kretsutförandet av räknarkàrnan också sätta en gräns på den högsta frekvens som är möjligt att använda i en given teknologi.

Figur 4 är ett tidsdiagram som visar ett exempel pá nägra av de signaler och räknarvärden som uppträder i räkningsarrange- manget 102 beskrivet ovan i anslutning till figur 2. Det finns en periodisk fyrkantsvâgformad första klocksignal, CHRONO, som sänds till räknaren 102. I detta exempel genereras fyra andra klocksignaler i gensvar pà CHRONO. Var och en av de andra klocksignalerna sänds till en respektive sekundär räknare för generering av en sekundär räknarsignal eller värde. De fyra sekundära räknarsignalerna S.COUNT 1, S.COUNT 2, S.COUNT 3, S.COUNT 4 uppdateras, vid olika tidpunkter, med en frekvens som är lika med klockfrekvensen dividerat med två. Dessa fyra sekundära räknarsignaler adderas ihop för att generera den primära räknarsignalen. Upplösningsnoggrannheten för räknings- kretsen kommer säledes att vara lika med cykeltiden av en sig- nal som uppvisar en frekvens som är tvâ gånger den första klockfrekvensen. Räknarvärdet, PRIMARY COUNTER, av den primära räknarsignalen är av sama antal bitar och samma signifikans som räknarvärdet av de sekundära räknarsignalerna. Notera emellertid att i figur 4 så representeras alla räknarvärden genom decimalvärden. I funktion antas i allmänhet att genere- ringen av den primära räknarsignalen utförs kontinuerligt över ett flertal klockcykler. 510 39-0 12 Såsom noterats är det inbördes förhållandet i fas mellan de andra klocksignalerna viktigt. I exemplet enligt figur 3 är de andra klocksignalerna fasförskjutna i förhållande till varand- ra. Det är möjligt att anordna de andra klocksignalerna i så- dan ordning att fasskillnaden mellan efter varandra följande andra klocksignaler är n/2. Det är viktigt att förstå att det inte spelar någon roll vilken av de andra klocksignalerna som sänds till vilken sekundär räknare. Detta innebär att genera- torn 70 av de andra klocksignalerna, och vipporna i denna i synnerhet, inte behöver initialiseras.

Exempel pá en första variant av den första utförinqsformen Om den andra frekvensen, dvs. den första klockfrekvensen divi- derat med tvá, fortfarande är för hög för användning i räk- narkärnan, dvs. de sekundära räknarna, så kan den första klocksignalen uppdelas i 8 nya andra klocksignaler (M=8) som är fasförskjutna n/4 och som har en ny andra frekvens som är lika med den första klockfrekvensen dividerat med fyra. Efter- som det resulterande räknarvärdet uppdateras med en frekvens som är lika med M multiplicerat med den andra frekvensen, så ökas antalet sekundära räknare också till 8, istället för bara 4. Pà detta sätt kan samma höga resulterande upplösningsnog- grannhet bibehàllas fastän den andra frekvensen reduceras. He- la frekvenspotentialen av den givna teknologin utnyttjas på samma gäng som frekvensbegränsande krav pá kretsutformningen uppfylls.

Till exempel kan en första klocksignal om 184 MHz uppdelas till 8 andra klocksignaler om 46 MHz genom ytterligare använd- ning av signalerna 92-l, 92-2, 92-3 och 92-4 enligt figur 3.

Signalen 92-1 sänds till ett ytterligare D-vippearrangemang som liknar det som enligt figur 3 innefattar komponenterna 73, 74 och 79, för generering av två andra klocksignaler. Signalen 92-2 sänds till ett ytterligare D-vippearrangemang som liknar det som enligt figur 3 innefattar komponenterna 75, 76 och 80, för generering av tvâ andra klocksignaler. Pâ motsvarande sätt sänds var och en av signalerna 92-3, 92-4 också till ett yt- 510 390 13 terligare steg för att generera två andra klocksignaler. Säle- des genereras sammanlagt 8 andra klocksignaler. Var och en av dessa átta andra klocksignaler sänds till en respektive sekun- där räknare som producerar en individuell sekundär räknarsig- nal. Alla àtta sekundära räknarsignaler sänds därefter till ett summeringsblock som är utformat för addering av åtta binä- ra värden eller signaler.

Exempel pá andra varianter av den första utföringsformen När det i en del tillämpningar är önskvärt att använda enbart en flank av den första klocksignalen så uppdelas, som exempel, den första klocksignalen till två andra klocksignaler av en andra frekvens som är lika med halva den första klockfrekven- sen; sàsom 92-1 och 92-2. I detta exempel sänds var och en av de tvà andra klocksignalerna (M=2) till en respektive sekundär räknare som genererar en sekundär räknarsignal i gensvar på den andra klocksignalen. De tvâ sekundära räknarsignalerna ad- deras i en summeringskrets för att generera räkningskretsens räknarsignal.

Förutsatt att enbart en flank av den första klocksignalen an- vänds så är det också möjligt att dela upp den första klock- signalen i tre andra klocksignaler (M=3) av en andra frekvens som är lika med klockfrekvensen dividerat med tre. De tre and- ra klocksignalerna fasförskjuts (2n/3) i förhållande till var- andra. var och en av de andra klocksignalerna sänds till en respektive sekundär räknare och utsignalerna från de sekundära räknarna sänds till en sumeringskrets för generering av en räknarsignal, vars räknarvärde har sama antal bitar och samma signifikans som räknarvârdet av de sekundära räknarna.

Figur 5 är ett schematiskt blockdiagram över en andra genera- tor 170 av tre andra klocksignaler enligt uppfinningen. Gene- ratorn 170 är mottaglig för en klocksignal CLOCK för genere- ring av tre andra klocksignaler av en andra frekvens som är lägre än frekvensen CLOCK. I detta särskilda exempel har sig- 510 390 14 nalen CLOCK en frekvens om 184 MHz och de andra klocksignaler- na har en frekvens lika med 184/3 MHz.

Figur 5 visar också ett exempel på de signaler som uppträder i generatorn 170.

Generatorn 170 innefattar en första AND-grind 171, en första D-vippa 172, en andra AND-grind 173 och en andra D-vippa 174.

Var och en av D-vipporna 172, 174 tar emot signalen CLOCK vid sin klockingáng CLK. Den första AND-grindens 171 utgång är an- sluten till D-ingången på den första D-vippan 172. Den första D-vippans 172 Q-utgång är ansluten till den första ingången på den andra AND-grinden 173. Den andra AND-grindens utgång är ansluten till D-ingången på den andra D-vippan 174. QZ- utgången av den andra D-vippan 174 är ansluten till både den andra ingången på den första AND-grinden 171 och den andra in- gången på den andra AND-grinden 173. Betrakta Q-utsignalen Q(FF1) av den första D-vippan 172, Q-utsignalen Q(FF2) av den andra D-vippan 174 samt QZ-utsignalen QZ(FF1) av den första D- vippan 172, alla illustrerade i figur 5. Genom sändning av en "1" till den första ingången av den första AND-grinden 171 så kommer utsignalerna Q(FF1), Q(FF2) samt QZ(FF1) att utvecklas såsom visas i figur 5. På detta sätt kommer tre andra klock- signaler med olika faser att genereras. Eftersom enbart de po- sitiva flankerna betraktas på grund av D-vipporna som triggas på den positiva flanken i de sekundära räknarna så uppträder de positiva flankerna av de tre andra klocksignalerna var tredje cykel av signalen CLOCK. Detta svarar mot frekvensen CLOCK dividerat med tre. Generatorns 170 vippor är inte scan- testbara.

I en alternativ utföringsform kan de sekundära räknarna imple- menteras med vippor som triggas på den negativa flanken.

Genom innefattande av ett ytterligare steg, innefattande en AND-grind och en D-vippa, mellan den första D-vippan 172 och den andra AND-grinden 173 i kretslösningen enligt figur 5 kom- 51Û 390 15 mer fyra andra klocksignaler (M=4) med olika faser och av en frekvens som är lika med klockfrekvensen dividerat med fyra, att genereras. QZ-utsignalen av den andra D-vippan 174 i slutsteget distribueras till den andra ingången av AND-grinden i det ytterligare innefattade steget. Om ännu ett ytterligare steg, innefattande en AND-grind och en D-vippa, innefattas i sekvens mellan det första steget 171, 172 och slutsteget 173, 174 så kommer fem andra klocksignaler (M=5) som är fasför- skjutna i förhållande till varandra och som har en frekvens lika med klockfrekvensen dividerat med fem, att genereras. Ge- nom innefattande av ännu ytterligare steg så kommer ytterliga- re andra klocksignaler att genereras och de andra klocksigna- lerna kommer att ha en frekvens som är lika med klockfrekven- sen dividerat med (J+1) där J är antalet steg.

I själva verket, oavsett om endast en flank eller båda flan- kerna av den första klocksignalen används så är en del av den allmänna idén enligt uppfinningen att generera M andra klock- signaler som är fasförskjutna i förhållande till varandra och som uppvisar en andra frekvens som är lägre än frekvensen av den första klocksignalen. Var och en av de andra klocksigna- lerna sänds till en respektive av M sekundära räknare. M är ett positivt heltal större än 1, dvs (2, 3, 4, ...). Den andra frekvens är lika med frekvensen av den första klocksignalen dividerat med N, där N är ett positivt heltal (1, 2, 3, ...), och anpassad för att fungera bra i den utnyttjade teknologin.

Vidare så föreligger en fasskillnad som är lika med (2n)/M mellan åtminstone två av de M andra klocksignalerna. I själva verket, när M är större än 2 så föreligger i allmänhet en fas- skillnad lika med (2n)/M mellan M par av de M andra klocksig- nalerna.

Generatorn av andra klocksignaler kan också implementeras i en andra teknologi som skiljer sig från den första teknologin.

Till exempel kan generatorn av andra klocksignaler realiseras i en andra teknologi i vilken det är möjligt att dela upp en första klocksignal om 368 MH: i åtta andra klocksignaler som 510 ÉQÛ 16 är fasförskjutna i förhållande till varandra och som har en andra frekvens som är lika med 92 MHz. Genom användande av 8 sekundära räknare och en sumeringskrets i allmänhet såsom be- skrivits ovan, så genereras ett resulterande räknarvärde som uppdateras med en frekvens lika med 8*92=736 MHz. Generatorn av andra klocksignaler kan implementeras i en andra teknologi som kan hantera ännu högre första klockfrekvenser. Notera att komplexiteten av generatorn av andra klocksignaler i allmänhet är mindre än den för en binär n-bitars räknare, i synnerhet när n är större än 10. Kostnaden för att realisera en genera- tor av andra klocksignaler i en högfrekvensteknologi är säle- des mindre än kostnaden för att realisera en binär n-bitars räknare i sama högfrekvensteknologi.

Det sätt pá vilket de sekundära räknarsignalerna eller värdena adderas är viktigt. Till att börja med kommer problem som kan uppstå om de sekundära räknarsignalerna adderas pà ett värds- löst sätt att beskrivas. Betrakta, som exempel och för enkel- hets skull, addering av tvâ sekundära räknarvärden, vart och ett om 4 bitar och associerat med en respektive andra klock- signal. Var och en av de sekundära räknarna räknar från noll till 15. När det högsta räknings- eller räknarvärdet näs sä kommer nästa räknarvärde att vara noll och räknarsekvensen O, 1, 2, ..., 15 påbörjas igen; en situation som hänvisas till som ett omslag (eng. wrap). a) Om ingen initialisering av varje individuell sekundär räknare utförs innan aktivering sä kan följande inträffa: Antag att det första sekundära räknarvärdet initialt är lika med 1 0 0 1 (decimalt 9) och att det andra sekundä- ra räknarvärdet är lika med 1 1 1 1 (decimalt 15). Till vänster ges en binär representation och till höger finns en decimal representation: 5101390 17 1 1 1 1 (överföringsbitar) 1 0 0 9 1 1 1 15 11000 24 I den binàra representation är resultatet av additionen lika med 1 1 O 0 0 (decimalt 24); ett 5-bitarsvärde. Fyra bitar kan representera decimalvärden i intervallet 0 till 15 och fem bi- tar kan representera decimalvärden i intervallet O till 31.

Därefter när det andra sekundära räknarvárdet uppdateras i gensvar pà sin associerade andra klocksignal sà kommer det andra sekundära räknarvárdet att vara lika med 0 0 0 0 (decimalt O) eftersom ett omslag sker. Det första sekundära räknarvárdet är fortfarande 1 O O 1 eftersom dess andra klock- signal är fasförskjuten i förhållande till den andra klocksig- nalen associerad med det andra sekundära räknarvárdet. Det re- sulterande räknarvárdet, det vill säga resultatet av additio- nen av 1 0 0 1 och 0 0 0 O kommer att vara lika med 1 0 0 1 (decimalt 9). I detta fall kommer således de tvâ efter varand- ra följande resulterande räknarvârdena att vara 1 1 0 0 0 (decimalt 24) och 1 0 0 1 (decimalt 9). Det resulterande räk- narvárdet kommer att hoppa från ett värde till ett annat pà ett godtyckligt sätt. Detta âr icke önskvärt eftersom en jämnt stigande räknarsekvens såsom 0 0 0 0, 0 O 0 1, O O 1 O, O O 1 1, O 1 O 0, _.. (i en binär representation) och 0, 1, 2, 3, 4, (i en decimal representation), erfordras. b) Även fast var och en av de tvâ sekundära räknarvàrdena initialiseras och sätts till noll innan aktivering så kan problem uppstå: Den resulterande räknarsekvensen kommer att vara O, 1, 2, ..., 29, 30, 15 i en decimal representation och 0 O O 0, O 0 0 l, 0 0 1 O, ..., 1 1 1 0 1, 1 1 1 1 O, 1 1 1 1 i en binär representation. Övergången frán 1 1 1 1 0 510 390 18 (decimalt 30) till 1 1 1 1 (decimalt 15) mäste lösas ge- nom ytterligare logiska kretsar.

Den mest signifikanta biten av resultatet av adderingen av 1 O O 1 och 1 1 1 1, dvs. den mest signifikanta biten av 5-bitars värdet 1 1 0 0 O (decimalt 24) är den slutliga eller sista överföringsbiten av adderingen. Om de fyra minst signifikanta bitarna av resultatet av additionen av 1 0 O 1 och 1 1 1 1 be- traktas så komer ett 4-bitarsvárde 1 0 0 O (8 i en decimal representation) att erhållas. Således kommer de två efter var- andra följande resulterande räknarvärdena att vara 1 0 0 O, dvs. en decimal 8 och 1 O O 1, dvs. en decimal 9. Fastän detta är ett exempel med enbart tvâ efter varandra följande resulte- rande räknarvärden så är principen eller idén med att betrakta de 4 minst signifikanta bitarna av resultatet av additionen allmänt tillämpbar.

Summerinqen och imnlementerinqar av denna Enligt uppfinningen, för att generera en jämnt stigande tal- sekvens utan behovet av initialisering och ytterligare logiska kretsar sá adderas de sekundära räknarsignalerna företrädesvis sà att det resulterande ráknarvärdet har sama antal bitar och samma signifikans som räknarvärdet av de sekundära räknarsig- nalerna.

Exempelvis går den resulterande räknarsekvensen från noll till det högsta räkningsvärdet, 221, där n är ett positivt heltal och startar därefter på nytt från noll. Således genereras räk- narsekvensen kontinuerligt på cyklisk basis.

Företrädesvis implementeras sumeringskretsen 51 som adderar de sekundära räknarsignalerna genom användande av det kända programmeringsspráket VERILOG och det kända syntetiseringspro- grammet SYNOPSIS. Syntetiseringsprogrammet SYNOPSIS omvandlar ett program skrivet i språket VERILOG till grindnätverksma- skinvara, som exekverar additionen. I allmänhet utförs addi- 510 396 19 tionen i en parallell implementering. I en parallell implemen- tering adderas signalerna samtidigt.

Om sumeringskretsen 51 tar emot M sekundära räknarsignaler, var och en om n bitar, så innefattar grindnátverksimplemente- ringen ett grindnátverk och en associerad D-vippa för var och en av de n bitarna. Tillsamans utgör detta totalt n grindnát- verk och n D-vippor. Inga grindnátverk och associerade D- vippor tillhandahålls för de slutliga överföringsbitarna av additionen så att resultatet av additionen kommer att ha samma antal bitar, dvs. n bitar, och sama signifikans som de sekun- dära räknarsignalerna.

I en parallell implementering, i vilken inga grindnátverk och associerade D-vippor tillhandahålls för de slutliga överfö- ringsbitarna av additionen komer en addition av tre 4-bitars värden att se ut pá följande sätt: l ; 1 (överföringsbitar) 1 l O 1 13 l 0 l l ll 1 1 l 1 15 O l l l 7 Alternativt utförs adderingen i sekvens. Konventionella kret- sar, såsom 74-XX-83 som är en 4-bitars adderare, kan användas.

Flera 4-bitars enheter förbinds med varandra på en känt sätt för att realisera en n-bitars adderare. Flera n-bitars addera- re används för realisering av summeringsblocket 51 om flera sekundära räknarvárden ska adderas. En första n-bitars addera- re adderar tvâ binära värden utmatar ett resultat om n bitar, men också en överföringsbit på sin överföringsutgàng. Om mer än tvá sekundära räknarvärden ska adderas så ansluts denna överföringsbit till överföringsingângen pà nästa n-bitars ad- derare, i annat fall så är överföringsutgàngen inte ansluten.

I allmänhet är överföringsutgàngen alltid icke-ansluten i det i 510 390 20 sista adderarsteget så att endast utsignalen om n bitar frán det sista adderarsteget betraktas. Pá detta sätt kastas den slutliga överföringsbiten bort eller glöms.

I ännu en annan utföringsform av uppfinningen genererar summe- ringsblocket 51 ráknarens 102 ráknarsignal genom addering av de sekundära ráknarsignalerna under betraktande av alla över- föringsbitar. Därefter betraktas de x minst signifikanta bi- tarna av resultatet av additionen, där x är lika med antalet bitar av räknarvárdet av en sekundär ráknarsignal. Betrakta följande exempel. Tre 4-bitars värden adderas parallellt (eller i serie) med hänsyn tagen till alla överföringsbitar; l Q ; L ; (överföringsbitar) l l O l 13 l O l 1 ll l 1 l l 15 l O O l l 1 39 I den binära representationen är resultatet ett 6-bitars vär- de. En programvaruimplementering tillhandahålls för betraktan- de av de fyra minst signifikanta bitarna. Således kommer re- sultatet att vara O 1 1 1; ett värde som har samma antal bitar som de värden som adderas.

I en annan alternativ utföringsform tar man hänsyn till alla överföringsbitar i adderingen och därefter utförs en AND- operation mellan resultatet av additionen och ett första bi- närt värde med följande egenskaper: a) det första binära värdet har samma antal, z, bitar som resultatet av additionen; b) var och en av de x minst signifikanta bitarna är lika med "l", en binär etta, där x är lika med antalet bitar av ett individuellt sekundärt râknarvärde; och s1ois9o 21 c) var och en av de (z-x) mest signifikanta bitarna är lika med "0", en binár nolla.

Antag till exempel att 3-bitars sekundära räknarvärden har ad- derats och att resultatet av additionen är ett 4-bitars värde.

Sàledes är z=4, x=3 och z-x=1 och det första binära värdet är lika med 0 1 1 1.

Genom addering av de sekundära räknarsignalerna sä att räknar- vàrdet av den resulterande ráknarsignalen komer att ha sama antal bitar och samma signifikans som räknarvàrdet av en se- kundära ràknarsignal sä spelar startvärdet i de olika sekundä- ra räknarna ingen roll. Det föreligger inget behov av att ha sama startvärde i de sekundära räknarna. Således erfordras ingen återställning eller initialisering av de sekundära räk- narna, vilket är en klar fördel.

Det är möjligt att använda sekundära räknare som var och en genererar en sekundär ràknarsignal som har ett löpande räknar- värde vilket stegas ner av varje cykel av den respektive av de andra klocksignalerna. I detta fall komer en avtagande resul- terande ráknarsekvens att tillhandahållas av sumeringskret- Sen.

Det bör förstås att den allmänna idén enligt uppfinningen kan användas i vilken allmän tillämpning som helst i vilken fre- kvensen av en klocksignal är för hög för direkt användning i den för närvarande tillgängliga eller använda teknologin med hänsyn tagen till kvalitetskrav på kretsutförandet. Denna typ av tillämpning kan påträffas i alla teknologiomráden och mer bestämt i områden där signaler med höga frekvenser påträffas.

Detta stämmer också för det uppfinningsmässiga förfarandet som beskrivs nedan i anslutning till figur 6.

Figur 6 är ett schematiskt flödesdiagram över ett förfarande för generering av en ràknarsignal enligt uppfinningen. I steg 901 genereras ett pà förhand bestämt antal M andra klocksigna- 510 390 22 ler kontinuerligt i gensvar pá en första klocksignal av en första frekvens. De andra klocksignalerna är fasförskjutna i förhållande till varandra och uppvisar en andra frekvens som är lägre än den första frekvensen. I steg 902, för varje andra klocksignal, sä genereras en respektive sekundär räknarsignal i gensvar pá den andra klocksignalen. I steg 903 genereras räknarsignalen, den primära räknarsignalen, genom addering av de sekundära räknarsignalerna eller värdena så att räknarvär- det av den primära räknarsignalen kommer att uppvisa samma an- tal bitar och sama signifikans som râknarvärdet av de sekun- dära räknarsignalerna. I allmänhet upprepas stegen ovan konti- nuerligt för att kontinuerligt generera den primära räknarsig- nalen. Till en viss utsträckning utförs stegen 901-903 paral- lellt med varandra.

Exempel pá en särskild tillämpning En särskild tillämpning av räkningskretsen enligt uppfinningen kommer att beskrivas med hänvisning till figur 7. I figur 7 illustreras ett telekomunikationssystem. Det innefattar i hu- vudsak väljare S eller motsvarande, fysiska länkar som samman- binder väljarna, och olika hjálpanordningar. I allmänhet är de fysiska länkarna anordnade i trunkgrupper TG som utsträcker sig mellan väljarna S. Normalt skulle ett telekomunikations- system vara implementerat med fler väljare och trunkgrupper än vad som illustreras i figur 7. Emellertid kommer de förenklade representationerna enligt figur 7 att användas för beskrivning av den särskilda tillämpningen av föreliggande uppfinning. Det finns accesspunkter till det fysiska nätverket, till vilka ac- cessenheter såsom telefonapparater och datormodem förbinds. En fysisk länk utnyttjar överföringsutrustning såsom fiberoptiska ledare, koaxialkablar eller radiolänkar. En väljare S innefat- tar i allmänhet ett antal kretsar som normalt är monterade pá kretskort vilka lagras i magasin.

En väljare innefattar normalt ett klockgenereringssystem som förser digitala kretsar i väljaren med klocksignaler. För att möta kraven pà säkerhet och tillförlitlighet bör klockgenere- s1o 390 23 ringssystemet vara redundant. Redundans garanteras genom an- vändande av multipla klocksignalgenereringsenheter. I allmän- het erfordrar ett redundant klocksystem med multipla enheter någon typ av regleringssystem. Klocksystemet kan vara av typen master-slav eller ett ömsesidigt reglerande klocksystem. I en- dera fallet måste klocksignalerna från de olika klockgenere- ringsenheterna vara synkroniserade med varandra på något sätt.

För detta uppmäts fasskillnader mellan klocksignalerna av de olika klocksignalgenererande enheterna. Dessa mätningar reali- seras genom en fasdetektor. Fasdetektorn innefattar räknings- kretsen enligt föreliggande uppfinning, ett pá förhand bestämt antal register och en subtraheringsenhet. Räkningskretsen tillhandahåller registren med en räknarsignal, även hänvisad till som en räkningssignal. Vart och ett av registren tar emot en respektive av klocksignalerna av det redundanta klocksyste- met för lagring av det aktuella ráknarvârdet av räknarsignalen som ett första räknarvärde i gensvar på tidsinformation som bärs av den respektive klocksignalen. Exempel på tidsinforma- tion är ett synkroniseringsmönster och helt enkelt den positi- va eller negativa flanken av en fyrkantsvågformad klocksignal.

De första ráknarvärdena subtraheras parvis med varandra av subtraheringsenheten för att generera fasskillnadsrepresente- rande värden eller signaler. Upplösningsnoggrannheten av fas- skillnadsmätningarna beror på räkningskretsen.

Den ovan givna särskilda tillämpningen av föreliggande uppfin- ning bör inte tolkas som begränsande. En mångfald andra till- lämpningar existerar inom telekommunikationsomràdet men också inom andra områden av teknologi.

En andra utföringsform av uppfinningen I en teknisk tillämpning såsom den som beskrivits i anslutning till figur 7 är det ibland önskvärt att göra den faktiska ad- deringen eller sumeringen mindre tidskritisk. Figur 8 är ett schematiskt blockdiagram över en mindre tidskritisk räknare eller räkningskrets enligt en utföringsform av uppfinningen.

Blockdiagrammet enligt figur 8 liknar det enligt figur 2 för- 51 Û 39Û 24 utom vad avser de sekundära registren 99-1, 99-2, 99-3, 99-4.

De sekundära ràknarna 50-1 till 50-4 genererar sekundära räk- narsignaler på sama sätt som beskrivits i anslutning till fi- gur 2. I denna utföringsform av uppfinningen sänds emellertid varje sekundär ráknarsignal till ett respektive av de sekundä- ra registren. I den särskilda tekniska tillämpning i vilken räkningskretsen utnyttjas så sänds en extern laddningssignal till laddningsingàngen på vart och ett av de sekundära regist- ren när utsignalen från räkningskretsen erfordras i till exem- pel en beräkning. För varje sekundär ráknarsignal uppdateras således ett räkningsvärde genom lagring av det aktuella värdet av den sekundära räknarsignalen i det respektive sekundära re- gistret vid mottagning av laddningssignalen. Dessa räknings- värden skickas till summeringskretsen 51 som genererar en re- sulterande ráknarsignal vars värde har samma antal bitar och samma signifikans som värdet av de sekundära räknarsignalerna.

På detta sätt måste den faktiska sumeringen utföras när rák- narens utsignal måste användas av någon anledning. Sumeringen själv är mindre tidskritisk eftersom den frekvens med vilken summeringen måste utföras kan reduceras avsevärt. Till exempel kan en summeringsfrekvens som är lika med två gånger frekven- sen av den första klocksignalen reduceras till en summerings- frekvens som är lika med samplingsfrekvensen, såsom 8 kHz, av ett tekniskt system.

Vart och ett av de sekundära registren är av samma antal bitar som de sekundära räknarsignalerna.

De utföringsformer som beskrivits ovan ges enbart som exempel och det bör förstås att föreliggande uppfinning inte är be- gränsad till dessa. Det är naturligtvis möjligt att utföra uppfinningen i andra specifika former än de som beskrivits utan att avvika från uppfinningens andemening. Ytterligare mo- difikationer och förbättringar som innehåller de grundläggande underliggande principerna som visats och för vilka patentskydd yrkas häri ligger inom omfattningen och andemeningen av upp- finningen.

Claims (12)

510 390 25 PATENTKRAV

1. En rákningsanordning innefattande: generatororgan, för' generering, i. gensvar* på en första klocksignal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; sekundära räknare, var och en nwttaglig för en respekti- ve av de andra klocksignalerna för räkning av klockpulser av denna, varvid en respektive sekundär räknarsignal således tillhandahålls; och ' en sumeringskrets för addering av de sekundära räknar- signalerna, k á n n e t e c k n a d av att generatororganet vidare innefattar organ för generering av de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och summeringsorganet adderar de sekundära räknarsignalerna så att räknarvärdet av den resulterande summerade räknarsigna- len har sama antal bitar och sama signifikans som räknarvär- det av de sekundära ràknarsignalerna, varvid en stigande eller avtagande räknarsekvens således tillhandahålls.

2. En ràkningsanordning enligt krav 1, k ä n n e t e c k n a d av att organet för generering av de andra lalocksignalerna med en andra frekvens innefattar fre- kvensdelningsorgan för generering av den andra frekvensen så att den är lika med den första frekvensen dividerat med N, där N är ett positivt heltal.

3. En räkningsanordning enligt krav 1 eller 2, k ä n n e t e c k n a d av att generatororganet genererar M andra klocksignaler, där M är ett positivt heltal större än 2, och av att det föreligger en fasskillnad lika med (Zn)/M mel- lan M par av de M andra klocksignalerna. 510 390 26

4. En räkningsanordning enligt något av föregående krav, i vilken ràknarsekvensen är jämnt stigande/avtagande och till- handahälls kontinuerligt pà cyklisk basis.

5. Ett räkningsförfarande innefattande stegen: generering, i gensvar' pá en första klocksignal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; räkning, för varje andra klocksignal, av klockpulserna av denna för att tillhandahålla en respektive sekundär räknar- signal; och addering av de sekundära râknarsignalerna, k ä n n e t e c k n a t av att steget generering av de andra klocksignalerna innefattar steget generering av' de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och steget addering av de sekundära râknarsignalerna utförs sä att räknarvärdet av den resulterande summerade râknarsigna- len har samma antal bitar och sama signifikans som räknarvär- det av de sekundära râknarsignalerna, varvid en jämnt stigan- de/avtagande räknarsekvens sáledes tillhandahålls.

6. Ett räkningsförfarande enligt krav S, k ä n n e t e c k n a t av att steget generering av de andra klocksignalerna med en andra frekvens innefattar steget del- ning av den första frekvensen med N, där ri är ett positivt heltal, för att erhålla den andra frekvensen.

7. Ett räkningsförfarande enligt krav 5 eller 6, k ä n n e t e c k n a t av att M andra klocksignaler genere- ras, där M är större än 2, och av att det föreligger en fas- skillnad lika med (2n)/M mellan M par av de M andra klocksig- nalerna. 510 390 27

8. Ett räkningsförfarande enligt något av kraven 5 till 7, i vilket räknarsekvensen tillhandahålls kontinuerligt pá cyk- lisk basis.

9. En räkningskrets innefattande: generatororgan för generering, i gensvar pà en första klocksignal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; sekundära räknare, var och en mottaglig för en respekti- ve av de andra klocksignalerna för generering av en respektive sekundär râknarsignal; och en sumeringskrets för addering av de sekundära räknar- signalerna, k ä n n e t e c k n a d av att generatororganet vidare innefattar organ för generering av de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och räkningskretsen vidare innefattar organ för bortkastande av åtminstone en slutlig överföringsbit av adderingen för att generera en resulterande râknarsignal så att räknarvärdet av den resulterande ràknarsignalen har samma antal bitar och sam- ma signifikans som räknarvärdet av de sekundära râknarsigna- lerna, varvid en strikt stigande/avtagande räknarsekvens säle- des tillhandahålls.

10. I ett telekommunikationssystem, en rákningsanordning in- nefattande: generatororgan för generering, i gensvar pà en första klocksignal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; sekundära räknare, var och en mottaglig för en respekti- ve av de andra klocksignalerna för räkning av klockpulser av denna, varvid en respektive sekundär râknarsignal således tillhandahålls; och en sumeringskrets för addering av de sekundära räknar- signalerna, k ä n n e t e c k n a d av att 'S10 390 28 generatororganet vidare innefattar organ för generering av de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och rákningsanordningen vidare innefattar organ för betrak- tande av de x minst signifikanta bitarna av resultatet av ad- deringen, där x är lika med antalet bitar av räknarvärdet av de sekundära räknarsignalerna för att generera en primär räk- narsignal med en stigande/avtagande räknarsekvens.

11. I ett telekomunikationssystem, ett räkningsförfarande innefattande stegen: genereringy i gensvar' pá en första klocksignal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; räkning, för varje andra klocksignal, av klockpulserna av denna för att tillhandahålla en respektive sekundär räknar- signal; och addering av de sekundära räknarsignalerna, k ä n n e t e c k n a t av att steget generering av de andra klocksignalerna innefattar steget generering' av' de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och räkningsförfarandet vidare innefattar steget betraktande av de x minst signifikanta bitarna av resultatet av addering- en, där x är lika med antalet bitar av räknarvärdet av de se- kundära räknarsignalerna, varvid en stigande/avtagande räknar- sekvens således tillhandahålls.

12. En räkningsanordning innefattande: generatororgan för generering, i gensvar på en första klock- signal av en första frekvens, av andra klocksignaler som är fasförskjutna i förhållande till varandra; sekundära räknare, var och en mottaglig för en respekti- ve av de andra klocksignalerna för räkning av klockpulser av denna, varvid en respektive sekundär räknarsignal således tillhandahålls; och en summeringskrets, 510 390 29 k ä n n e t e c k n a d av att räkningsanordningen vidare innefattar register, vart och ett mottagligt för en respektive av de sekundära ráknarsigna- lerna och en extern laddningssignal för' uppdatering av ett första râkningsvârde genom lagring av det aktuella ráknings- värdet av den sekundära ráknarsignalen vid mottagning av ladd- ningssignalen; generatororganet vidare innefattar organ för generering av de andra klocksignalerna med en andra frekvens som är lägre än den första frekvensen; och ' summeringskretsen är nwttaglig för de första ráknings- värdena för addering av de första räkningsvärdena sà att räk- narvärdet av den resulterande summerade ráknarsignalen har samma antal bitar' och sama signifikans soux de första rák- ningsvärdena, varvid en stigande/avtagande räknarsekvens säle- des tillhandahålls.