SE464950B - BISTABLE INTEGRATED SEMICONDUCTOR CIRCUIT - Google Patents

Description

464 950 FIGURBESKRIVNING Uppfinningen skall i det följande närmare beskrivas i anslutning till bifogade figurer 1, 2, 3a, 3b, 3c och 3d. Figur 1 visar schematiskt prin- cipen för en bistabil krets enligt uppfinningen. Figur 2 visar kretsens elektriska kopplingsschema. I figur 3 visas ett utföringsexempel av en krets enligt uppfinningen, där figur 3a visar kretsen sedd i en riktning vinkelrätt mot ytan av det substrat på vilken den är anordnad, figur 3b visar i form av en perspektivritning de i kretsen ingående halvledande områdena, figur 3c visar snittet C-C i figur 3a och figur 3d visar snittet D-D i figur 3a. 464 950 DESCRIPTION OF FIGURES The invention will be described in more detail in the following in connection with attached figures 1, 2, 3a, 3b, 3c and 3d. Figure 1 schematically shows the principle the principle of a bistable circuit according to the invention. Figure 2 shows the circuit electrical wiring diagram. Figure 3 shows an embodiment of a circuit according to the invention, where figure 3a shows the circuit seen in one direction perpendicular to the surface of the substrate on which it is arranged, Figure 3b shows in the form of a perspective drawing the semiconductors included in the circuit areas, Figure 3c shows the section C-C in Figure 3a and Figure 3d shows the section D-D in Figure 3a.

BESKRIVNING AV UTFÖRINGSEXEMPEL Den i figur 1 visade kretsen enligt uppfinningen innefattar fyra fält- effekttransistorer. Beteckningen "fälteffekttransistorer" användes här och i det följande trots att transistorerna saknar konventionella styren.DESCRIPTION OF EMBODIMENTS The circuit according to the invention shown in Figure 1 comprises four fields. power transistors. The term "field effect transistors" is used herein in the following despite the fact that the transistors lack conventional styrene.

Vidare används i det följande beteckningen "huvudområden" för transisto- rernas source- och drain-områden. Transistorerna 1 och 2 är av P-typ och transistorerna 3 och 4 N-typ. Transistorn 1 har de P-dopade huvudområdena 11 och 13 och det mellanliggande u-dopade kanalområdet 15. Transistorn 2 har de P-dopade huvudområdena 21 och 23 och det mellanliggande u-dopade kanalområdet 25. Transistorn 3 har de N-dopade huvudomràdena 31 och 33 och det mellanliggande n-dopade kanalområdet 35. Transistorn 4 har de N-dopade huvudområdena 41 och 43 och det mellanliggande n-dopade kanalom- rådet 45. Transistorerna är anordnade i tvâ plan, varvid transistorerna 2 och 4 befinner sig i det undre planet och transistorerna 1 och 3 i det övre planet. Transistorerna 1 och 3 skiljs från de underliggande transis- torerna 2 och 4 av ett tunt elektriskt isolerande skikt av exempelvis kiseldioxid. Transistorns 1 huvudområde 13 överlappar det underliggande kanalområdet 25 hos transistorn 2 och transistorns 3 huvudområde 33 över- lappar det underliggande kanalområdet 45 hos transistorn 4. På motsvarande sätt skjuter transistorns 2 huvudområde 23 in under kanalområdet 15 hos transistorn 1, och transistorns 4 huvudområde 43 skjuter in under kanal- området 35 hos transistorn 3. Inom området för dessa överlapp skiljs tran- sistorerna åt endast av det tunna isolerande skiktet. Potentialen hos det huvudområde hos den ena transistorn i varje korsande par, som överlappar den andra transistorns kanalområde, kommer därför att i likhet med ett konventionellt fälteffekttransistorstyre påverka ledningsförmàgan hos den 464 950 senare transistorn. Sålunda kommer en negativ potential hos huvudområdet 13 i Jrhållande till transistorns 2 potential att orsaka att en ledande kanal utbildas i transistorns 2 kanalområde 25 mellan dess huvudområden, dvs transistorn 2 bringas till ledande tillstånd. På motsvarande sätt gäller att en negativ potential hos huvudområdet 23 hos transistorn 2 bringar transistorn 1 till ledande tillstånd. På samma sätt gäller be- träffande transistorer: 3 och 4 att en positiv potential hos den ena transistorns huvudområde - 33 eller 43 - medför att en ledande kanal in- duceras i den andra transistorns kanalområde, dvs den senare transistorn bringas till ledande tillstånd. Transistorerna 1 och 3 är i serie med var- andra anslutna mellan två matningsspänningsanslutningar 5 och 6. Anslut- ningen 5 är avsedd för tillförsel av en positiv likspänning i förhållande till spänningen hos anslutningen 6. På samma sätt är transistorerna 2 och 4 anslutna i serie med varandra mellan de båda nämnda matningsanslutning- arna. För möjliggörande av de nämnda anslutningarna är transistorernas hvuudområdena °f*sedda med metallkontakter 12, 14, 22, 24, 32, 34, 42, 44.Furthermore, in the following, the term "main areas" for transistors is used. source and drain areas. Transistors 1 and 2 are of the P-type and transistors 3 and 4 N-type. Transistor 1 has the P-doped main regions 11 and 13 and the intermediate u-doped channel region 15. Transistor 2 have the P-doped main regions 21 and 23 and the intermediate u-doped channel region 25. Transistor 3 has the N-doped main regions 31 and 33 and the intermediate n-doped channel region 35. The transistor 4 has the The N-doped main regions 41 and 43 and the intermediate n-doped channel region 45. The transistors are arranged in two planes, the transistors 2 and 4 are in the lower plane and transistors 1 and 3 in it upper level. Transistors 1 and 3 are separated from the underlying transistors. 2 and 4 of a thin electrically insulating layer of e.g. silica. The main region 13 of the transistor 1 overlaps the underlying the channel region 25 of the transistor 2 and the main region 33 of the transistor 3 patches the underlying channel region 45 of the transistor 4. On the corresponding In this way, the main region 23 of the transistor 2 projects below the channel region 15 of transistor 1, and the main region 43 of transistor 4 projects below the channel the region 35 of the transistor 3. Within the region of these overlaps, the the cysts ate only of the thin insulating layer. The potential of it main region of one transistor in each intersecting pair, which overlaps the channel region of the other transistor, will therefore be similar to one conventional field power transistor control affect the conductivity of it 464 950 later the transistor. Thus comes a negative potential in the main area 13 in relation to the potential of transistor 2 to cause a conduction channel is formed in the channel region 25 of the transistor 2 between its main regions, i.e. the transistor 2 is brought to a conducting state. Correspondingly a negative potential of the main region 23 of the transistor 2 brings transistor 1 to a conducting state. In the same way, hitting transistors: 3 and 4 that a positive potential of one the main region of the transistor - 33 or 43 - causes a conductive channel to enter ducted in the channel region of the second transistor, i.e. the latter transistor brought to a leading state. Transistors 1 and 3 are in series with each other connected between two supply voltage connections 5 and 6. Connection 5 is intended for supplying a positive DC voltage in relation to the voltage of the terminal 6. Similarly, the transistors 2 and 4 connected in series with each other between the two mentioned supply connections arna. To enable the mentioned connections are of the transistors the main areas ° f * seen with metal contacts 12, 14, 22, 24, 32, 34, 42, 44.

Hopkopplingspa. ,en mellan transistorerna 1 och 3 är förbunden med en signalanslutning 7, som utgör kretsens styringång. Hopkopplingspunkten mellan transistorerna 2 och 4 är förbunden med en signalanslutning 8, som utgör kretsens signalutgàng. Signalen (potentialen) vid anslutning 7 betecknas med B och signalen (potentialen) hos anslutningen 8 med É.Coupling pa. , one between transistors 1 and 3 is connected to one signal connection 7, which constitutes the control input of the circuit. The connection point between the transistors 2 and 4 are connected to a signal terminal 8, which constitutes the signal output of the circuit. The signal (potential) at connection 7 denoted by B and the signal (potential) of the connection 8 by É.

Figur 2 visar ett symboliskt kretsschema för den i figur 1 visade kretsen.Figure 2 shows a symbolic circuit diagram of the circuit shown in Figure 1.

Schemat visar transistorerna 1, 2, 3, 4 och hur transistorerna är för- bundna med anslutningarna 5, 6, 7, 8. Vidare visas hur ett huvudområde (t ex 23) hos en transistor (2) fungerar som styre åt en annan transistor (1)- Funktionen hos kretsen är följande. Om antagandet görs att signalen B är "hög". dvs positiv, kommer området 33 att inducera en ledande kanal i den underliggande delen av kanalområdet 45 hos transistorn 4. Anslutningen 8 och signalen B blir då "låg" (negativ).The diagram shows the transistors 1, 2, 3, 4 and how the transistors are tied with the connections 5, 6, 7, 8. Furthermore, it is shown how a main area (eg 23) of one transistor (2) acts as a control for another transistor (1) - The function of the circuit is as follows. If the assumption is made that the signal B is "high". that is, positive, the region 33 will induce a conductive channel in it underlying part of the channel region 45 of the transistor 4. The connection 8 and the signal B then becomes "low" (negative).

Området 23 hos transistorn 2 blir också negativt och inducerar en kanal i det överliggande kanalområdet 15 hos transistorn 1. Denna transistor blir då ledande och låser anslutningen 7 och signalen B i "högt" läge. Kretsen har nu intagit ett stabilt läge och kvarblir i detta läge så länge inte en negativ signal påtrycks anslutningen 7. 464 950 Om en negativ signal påtrycks anslutningen 7 stängs den ledande kanalen i transistorn 4 av, och transistorn blir oledande. Området 13 hos transis- torn 1 blir också negativt och inducerar en kanal i kanalområdet 25 hos transistorn 2. Transistorn 2 är nu ledande och transistorn 4 oledande, varför signalen É går Ûhög" (positiv). Området 43 hos transistorn 4 blir också positivt och inducerar en ledande kanal i kanalområdet 35 hos tran- sistorn 3, som blir ledande. Signalen B låses därigenom i "lågt" läge.The region 23 of the transistor 2 also becomes negative and induces a channel i the overlying channel region 15 of the transistor 1. This transistor becomes then conducting and locks the connection 7 and the signal B in the "high" position. The circuit has now assumed a stable position and remains in this position as long as not one negative signal is applied to the connection 7. 464 950 If a negative signal is pressed on the connection 7, the conductive channel is closed transistor 4 off, and the transistor becomes non-conductive. Area 13 of the transis- tower 1 also becomes negative and induces a channel in the channel region 25 of transistor 2. Transistor 2 is now conductive and transistor 4 non-conductive, why the signal É goes Ûhigh "(positive). The region 43 of the transistor 4 becomes also positive and induces a conductive channel in the channel region 35 of the trans- sister 3, who becomes a leader. The signal B is thereby locked in the "low" position.

Kretsen har nu intagit det andra av sina båda stabila lägen och kvarblir i detta läge ända tills dess en "hög" (positiv) signal påtryckes anslut- ningen 7.The circuit has now occupied the other of its two stable positions and remains in this mode until a "high" (positive) signal is pressed to connect 7.

Ovan har beskrivits hur den signal B som tillförs anslutningen 7 används för styrning av kretsen. På grund av kretsens symmetriska uppbyggnad kan dock lika gärna anslutningen 8 användas för detta ändamål. Likaså kan givetvis kretsens läge avläsas genom avkänning av spänningen på vilken som helst av signalanslutningarna 7 och 8. Eventuellt kan om så önskas en och samma signalanslutning användas både för styrning av kretsen och för av- läsning av kretsens läge, varvid den andra signalanslutningen kan lämnas oansluten.It has been described above how the signal B supplied to the connection 7 is used for controlling the circuit. Due to the symmetrical structure of the circuit can however, the connection 8 may just as well be used for this purpose. Likewise can of course the position of the circuit is read by sensing the voltage on which one preferably of the signal connections 7 and 8. Optionally, if desired, one and the same signal connection is used both for controlling the circuit and for reading the position of the circuit, whereby the second signal connection can be left connected.

Figur 3a visar ytan av ett i en integrerad krets ingående substrat med en bistabil krets enligt uppfinningen. Figur 3b visar i form av en perspek- tivskiss hur kretsens fyra transistorer är anordnade i två skilda plan.Figure 3a shows the surface of a substrate included in an integrated circuit with a bistable circuit according to the invention. Figure 3b shows in the form of a perspective sketch how the four transistors of the circuit are arranged in two different planes.

Transistorerna 2 och 4 är anordnade i ett undre kiselskikt med sina om- råden 21, 25, 23 samt 41, 45, 43. Transistorerna 1 och 3 är anordnade i ett övre kiselskikt med sina områden 13, 15, 11 samt 31, 35, 33. De båda kiselskikten skiljs åt av ett tunt elektriskt isolerande skikt av kisel- dioxid (ej visat i figur 3b). Transistorerna är som visas i figurerna parvis anordnade i L-form och detta på sådant sätt att huvudområdena 13, 23, 33, 43 överlappar kanalområdena 25, 15, 45 resp 35. I figur 3a visas en metallkontakt 51 som är ansluten till huvudområdena 11 och 21 och för- binder dessa områden med matningsanslutningen 5. På samma sätt visas en metallkontakt 61 som är ansluten till områdena 31 och 41 och förbinder dessa områden med matningsanslutningen 6. En metallkontakt 71 är anordnad i kontakt med de till varandra gränsande områdena 13 och 33 och förbinder dem med signalanslutningen 7. På samma sätt är en metallkontakt 81 an- sluten till de till varandra gränsande områdena 23 och 43 och förbinder dem med signalanslutningen 8. De nyssnämnda kontakterna är för tydlighets skull ej visade i figur 3b. De ytor 71a och 81a, som utgör kontakternas 71 464 950 och 81 kontaktställen med halvledarskikten, är dock visade i fig 3b (streckads linjer). Kontakterna kortsluter där PN-övergångarna mellan områdena Ej, 33 resp 23, 43.Transistors 2 and 4 are arranged in a lower silicon layer with their circumferences wires 21, 25, 23 and 41, 45, 43. Transistors 1 and 3 are arranged in an upper silicon layer with its areas 13, 15, 11 and 31, 35, 33. Both the silicon layers are separated by a thin electrically insulating layer of silicon dioxide (not shown in Figure 3b). The transistors are as shown in the figures arranged in pairs in L-shape and this in such a way that the main areas 13, 23, 33, 43 overlap the channel areas 25, 15, 45 and 35, respectively. Figure 3a shows a metal contact 51 which is connected to the main areas 11 and 21 and connects these areas with the supply connection 5. In the same way, a metal connector 61 which is connected to areas 31 and 41 and connects these areas with the supply connection 6. A metal contact 71 is provided in contact with the adjacent areas 13 and 33 and connecting them with the signal connection 7. Similarly, a metal contact 81 is used. closed to the adjacent areas 23 and 43 and connects those with the signal connection 8. The contacts just mentioned are for clarity not shown in Figure 3b. The surfaces 71a and 81a, which constitute the contacts 71 464 950 and 81 contact points with the semiconductor layers, however, are shown in Fig. 3b (dashed lines). The contacts short-circuit where the PN transitions between the areas No, 33 and 23, 43 respectively.

Figur 3c visar ett snitt genom kretsen vid det med C-C markerade stället i figur 3a. Figur 3d visar på samma sätt det med D-D i figur 3a markerade snittet. Som framgår av figur 3c och figur 3d är kretsen enligt uppfinn- ingen anordnad på ett elektriskt isolerande underlag 100. Detta kan exem- pelvis utgöras av ett på ett kiselsubstrat utbildat kiseldioxidskikt.Figure 3c shows a section through the circuit at the point marked C-C in figure 3a. Figure 3d shows in the same way what is marked with D-D in figure 3a the cut. As can be seen from Figure 3c and Figure 3d, the circuit according to the invention no device arranged on an electrically insulating substrate 100. This can be pelvis consists of a silicon dioxide layer formed on a silicon substrate.

Ovanpå detta skikt är det kiselskikt anordnat, i vilket transistorerna 2 och 4 är utbildade. Av dessa transistorer visas i figur 3c kanalområdet 25 hos transistorn 2 och i figur 3d områdena 41, 43 och 45 hos transistorn 4 samt området 23 hos transistorn 2. Utanför de områden av kiselskiktet, där transistorerna 2 och 4 är utbildade, är kiselskiktet omvandlat till kisel- dioxid, exempelvis genom tillförsel av syre och värmebehandling. Detta kiseldioxidskikt betecknas med 101. Ovanpå detta skikt är ett tunt kisel- dioxidskikt 102 anbringat. Detta separerar det övre kiselskiktet från det undre och fyller samma funktion som det s k styrskiktet i en konventionell fälteffekttransistor. Ovanpå skiktet 102 är ett andra kiselskikt anordnat, i vilket transistorerna 1 och 3 är utbildade. Av dessa transistorer visas i figur 3c områdena 11, 15, 13 hos transistorn 1 och området 33 hos tran- sistorn 3 samt i figur 3d området 35 hos transistorn 3. På samma sätt som beträffande det undre kiselskiktet är det övre kiselskiktet, utanför det område som utgör transistorerna 1 och 3, omvandlat till ett kiseldioxid- skikt 103. Ovanpå detta skikt är ett ytterligare kiseldioxidskikt 104 anbringat. I figur 3c visas hur metallkontakten 71 är ansluten till om- rådena 33 och 13 och kontakten 51 till området 11. I figur 3d visas hur metallkontakten 61 är ansluten till området 41 och metallkontakten 81 till områdena 43 och 23.On top of this layer, the silicon layer is arranged, in which the transistors 2 and 4 are trained. Of these transistors, the channel region 25 is shown in Figure 3c of the transistor 2 and in figure 3d the regions 41, 43 and 45 of the transistor 4 and the region 23 of the transistor 2. Outside the regions of the silicon layer, there transistors 2 and 4 are formed, the silicon layer is converted to silicon dioxide, for example by supplying oxygen and heat treatment. This silicon dioxide layer is denoted by 101. On top of this layer is a thin silicon dioxide layer 102 applied. This separates the upper silicon layer from it lower and fulfills the same function as the so-called control layer in a conventional field effect transistor. On top of the layer 102 a second silicon layer is arranged, in which transistors 1 and 3 are formed. Of these transistors are shown in Figure 3c the regions 11, 15, 13 of the transistor 1 and the region 33 of the transistor the system 3 and in figure 3d the area 35 of the transistor 3. In the same way as with respect to the lower silicon layer, the upper silicon layer is outside it region constituting transistors 1 and 3, converted into a silica layer 103. On top of this layer is an additional silica layer 104 affixed. Figure 3c shows how the metal contact 71 is connected to the circuit. wires 33 and 13 and the connector 51 to the area 11. Figure 3d shows how the metal contact 61 is connected to the area 41 and the metal contact 81 to areas 43 and 23.

De båda kiselskikt, i vilka kretsens transistorer är utbildade, kan exem- pelvis ha en tjocklek på 30-40 nm. Kiseldioxidskiktet 102 kan ha en tjock- lek på 20 nm. Längden och bredden hos transistorernas huvud- och kanalom- råden kan vara O,1-1O pm. Dimensionerna och tjocklekarna får dock givet- vis avpassas efter önskad spänningsnivå och strömhanteringsförmåga och de tekniska möjligheterna att definiera små dimensioner.The two silicon layers in which the transistors of the circuit are formed can be pelvis have a thickness of 30-40 nm. The silica layer 102 may have a thickness play at 20 nm. The length and width of the main and channel ranges of the transistors advice can be 0, 1-1O pm. However, the dimensions and thicknesses may be adapted to the desired voltage level and current handling capability and they technical possibilities to define small dimensions.

De ovan beskrivna utföring vrmerna av en bistabil krets enligt uppfinn- ingen är endast exempel och ett stort antal andra utföringsformer är tänk- bara inom ramen för uppfinningen. 464 950 Ovan har beskrivits hur de utanför själva transistorerna belägna delarna av de båda kiselskikten är omvandlade till kiseldioxid. Alternativt kan dessa delar utgöras av svagdopat eller egenledande kisel. Ovan har vidare beskrivits hur i varje par av korsande transistorer varje transistors med en signalanslutning förbundna huvudområde överlappar kanalområdet hos den andra transistorn i paret. Storleken hos detta överlapp kan varieras i beroende av önskad strömhanteringsförmåga. Eventuellt krävs endast att ett huvudområde går fram till kanten, eller nästan fram till kanten, hos den andra transistorns kanalområde för att huvuområdet skall kunna inducera en ledande kanal i kalanområdet.The above-described embodiments form a bistable circuit according to the invention. none are merely examples and a large number of other embodiments are conceivable. only within the scope of the invention. 464 950 It has been described above how the parts located outside the transistors themselves of the two silicon layers are converted to silica. Alternatively can these parts consist of weakly doped or self-conducting silicon. Above has further described how in each pair of intersecting transistors each transistor with a main area connected to a signal connection overlaps the channel area of it the second transistor in the pair. The size of this overlap can be varied in depending on the desired power management capability. Possibly only one is required main area extends to the edge, or almost to the edge, of it the channel region of the second transistor so that the main region can induce one leading channel in the kalan area.

I de ovan beskrivna utföringsexemplen överlappar de till matningsanslut- ningarna anslutna huvudområdena hos transistorerna kanalområdet hos den andra transistorn i varje par av korsande transistorer. Detta överlapp kan om så önskas utelämnas.In the embodiments described above, they overlap to the supply connections. the main regions of the transistors the channel region of it the second transistor in each pair of intersecting transistors. This overlap can if desired omitted.

En halvledarkrets enligt uppfinningen kan exempelvis framställas på följ- ande sätt. I en monokristallin kiselskiva alstras genom jonimplantation av syre och kväve med efterföljande värmebehandling ett kiseldioxidskikt på ett djup av exempelvis 50 nm under skivans yta och ett kiselnitridskikt på ett djup av exempelvis 100 nm under ytan. Dessa skikt kan ha en tjocklek på 10-20 nm. På ytan av skivan alstras därefter ett tunt kiseldioxidskikt på i och för sig känt sätt. På ytan av en andra kiselskiva alstras också ett kiseldioxidskikt, med en tjocklek på någon eller några mikrometer.A semiconductor circuit according to the invention can be produced, for example, by spirit way. In a monocrystalline silicon wafer is generated by ion implantation of oxygen and nitrogen with subsequent heat treatment a silica layer on a depth of, for example, 50 nm below the surface of the disk and a silicon nitride layer on a depth of, for example, 100 nm below the surface. These layers can have a thickness at 10-20 nm. A thin layer of silica is then generated on the surface of the disk in a manner known per se. On the surface of a second silicon wafer is also generated a silica layer, with a thickness of one or a few micrometers.

Skivorna förs därefter ihop med kiseldioxidytorna mot varandra och bondas till varandra genom värmebehandling. Därefter etsas den förstnämnda kisel- skivan ned till kiselnitridskiktet. vilket tjänstgör som stoppskikt vid etsningen, och därefter etsas kiselnitridskiktet bort. En halvledaranord- ning har nu erhållits, vilken underst har ett av en kiselskiva bestående substrat med ett där ovanpå liggande kiseldioxidskikt. Ovanpå detta ligger ett första kiselskikt med en tjocklek på 30-40 nm, ett tunt kiseldioxid- skikt med en tjocklek pà 10-20 nm samt ett andra kiselskikt med en tjock- lek på 30-40 nm. Härefter utformas genom i och för sig kända förfarings- steg såsom jonimplantation av dopningsämnen och syre, samt värmebehand- ling, påförångning av metallkontakter etc, de olika kiselområden som utgör anordningens transistorer samt förbindningarna mellan dessa. .4The disks are then joined together with the silica surfaces against each other and bonded to each other by heat treatment. Thereafter, the first-mentioned silicon is etched. the disc down to the silicon nitride layer. which serves as a stop layer at the etching, and then the silicon nitride layer is etched away. A semiconductor device ning has now been obtained, which at the bottom has one of a silicon wafer substrate with a supernatant silica layer. On top of this lies a first silicon layer with a thickness of 30-40 nm, a thin silica layer with a thickness of 10-20 nm and a second silicon layer with a thickness of play at 30-40 nm. Hereinafter, design methods known per se steps such as ion implantation of dopants and oxygen, as well as heat treatment evaporation of metal contacts, etc., the various silicon areas that make up the transistors of the device and the connections between them. .4

Claims (6)

464 950 Alternativt kan först det närmast substratet belägna kiselskiktet utbildas och genom lämplig dopning de i detta skikt anord1 ~ transistorerna fram- ställas. Därefter kan det mellanliggande oxidskik. 102 framställas var- efter det övre kiselskiktet utbildas och de i detta skikt anordnade tran- sistorerna framställes på motsvarande sätt. En bistabil halvledarkrets enligt uppfinningen har som ovan beskrivits en enkel uppbyggnad och kan ges mycket små dimensioner. Genom att transisto- rerna överlappar varandra upptar de en väsentligt mindre yta än konven- tionella kretsar. Därigenom möjliggörs en hög packningstäthet vid fram- ställning av integrerade kretsar som innehåller ett flertal bistabila kretsar. Denna höga packningstäthet ger på känt sätt väsentliga praktiska och ekonomiska fördelar. Om så önskas kan ytterligare kretsar anordnas i ett lager ovanpå den bistabila kretsen enligt uppfinningen. Sålunda kan exempelvis i ett halvledarminne en transmissionsgrind för signaler till och från kretsen anordnas ovanpå varje bistabil krets och skild från denna av ett elektriskt isolerande skikt. Härigenom möjliggörs en ytterligare höjd packningstäthet. PATENTKRAV464 950 Alternatively, the silicon layer located closest to the substrate can first be formed and, by suitable doping, the transistors arranged in this layer can be produced. Then the intermediate oxide layer can. 102 are produced, after which the upper silicon layer is formed and the transistors arranged in this layer are produced in a corresponding manner. A bistable semiconductor circuit according to the invention has, as described above, a simple construction and can be given very small dimensions. Because the transistors overlap, they occupy a significantly smaller area than conventional circuits. This enables a high packing density in the production of integrated circuits that contain a number of bistable circuits. This high packing density provides significant practical and economic benefits in a known manner. If desired, additional circuits can be arranged in a layer on top of the bistable circuit according to the invention. Thus, for example, in a semiconductor memory, a transmission gate for signals to and from the circuit can be arranged on top of each bistable circuit and separated therefrom by an electrically insulating layer. This enables an additional height of packing density. PATENT REQUIREMENTS 1. Bistabil integrerad halvledarkrets k ä n n e t e c k n a d därav att den innefattar _ en första (1) och en andra (2) fälteffekttransistor, var ochgen med två huvudområden (11, 13; 21, 23) av en första ledningstyp (P) och ett mellanliggande kanalområde (15, 25) av en andra led- ningstyp (N), en tredje (3) och en fjärde (4) fälteffekttransistor, var och en med två huvudområden (31, 33; 41, #3) av nämnda andra ledningstyp (N) och ett mellanliggande kanalområde (35, #5) av nämnda första ledningstyp (P), en första (5) och en andra (6) matningsanslutning för anslutning till en likspänningskälla, samt en första (7) och en andra (8) signalanslutning 464 950 att den första (1) och den andra (2) transistorn är med sina huvudområden anslutna mellan den första matningsanslutningen (5) och den första (7) respektive den andra (8) signalanslutningen, att den tredje (3) och den fjärde (4) transistorn är med sina huvudområden anslutna mellan den andra matningsanslutningen (6) och den första (7) respektive den andra (8) signalanslutningen, att den första (1) och den andra (2) transistorn är så anordnade invid varandra att varje transistors till en signalanslutning (7, 8) anslutna huvudområde (13, 23) för påverkan av den andra transistorns ledningstill- stånd är anordnat i anslutning till den sistnämnda transistorns kanalom- råde (25, 15), men är skilt från detta av ett elektriskt isolerande skikt (102), samt att den tredje (3) och den fjärde (4) transistorn är så anordnade invid varandra att varje transistors till en signalanslutning (7, 8) anslutna huvudområde (33, 43) för påverkan av den andra transistorns ledningstill- stånd är anordnat i anslutning till den sistnämnda transistorns kanalom- råde (H5, 35), men är skilt från detta av ett elektriskt isolerande skikt (102).A bistable semiconductor integrated circuit characterized in that it comprises a first (1) and a second (2) field effect transistor, each having two main regions (11, 13; 21, 23) of a first lead type (P) and an intermediate one. channel region (15, 25) of a second lead type (N), a third (3) and a fourth (4) field effect transistor, each having two main regions (31, 33; 41, # 3) of said second lead type ( N) and an intermediate channel region (35, # 5) of said first line type (P), a first (5) and a second (6) supply connection for connection to a direct voltage source, and a first (7) and a second (8) signal connection 464 950 that the first (1) and the second (2) transistor are connected with their main areas between the first supply connection (5) and the first (7) and the second (8) signal connection, respectively, that the third (3) and the the fourth (4) transistor is connected with its main areas between the second supply connection (6) and the first (7) and the second (8) signal connection, that the first (1) and the second (2) transistor are arranged next to each other so that the main region (13, 23) of each transistor connected to a signal connection (7, 8) for actuating the second transistor conduction state is arranged in connection with the channel region (25, 15) of the latter transistor, but is separated therefrom by an electrically insulating layer (102), and that the third (3) and the fourth (4) transistor are so arranged next to each other that the main region (33, 43) of each transistor connected to a signal terminal (7, 8) for influencing the conduction state of the second transistor is arranged in connection with the channel region (H5, 35) of the latter transistor, but is separate from this of an electrically insulating layer (102). 2. Bistabil integrerad halvledarkrets enligt patenkrav 1 k ä n n e - t e c k n a d därav att den första (1) och den andra (2) transistorn är anordnade med sina spänningsupptagande riktningar i huvudsak vinkelräta mot varandra och att den tredje (3) och den fjärde (4) transistorn är anordnade med sina spänningsupptagande riktningar i huvudsak vinkelräta mot varandra.A bistable integrated semiconductor circuit according to claim 1 - characterized in that the first (1) and the second (2) transistors are arranged with their voltage-absorbing directions substantially perpendicular to each other and that the third (3) and the fourth (4 ) the transistor is arranged with its voltage-absorbing directions substantially perpendicular to each other. 3. Bistabil integrerad halvledarkrets enligt något av föregående patent- krav k ä n n e t e c k n a d därav att den första (1) och den tredje (3) transistorn är anordnade i ett första plan och den andra (2) och den fjärde (4) transistorn i ett andra plan, vilket är parallellt med det första planet.A bistable semiconductor integrated circuit according to any one of the preceding claims, characterized in that the first (1) and the third (3) transistor are arranged in a first plane and the second (2) and the fourth (4) transistor in a second plane, which is parallel to the first plane. 4. Bistabil integrerad halvledarkrets enligt något av föregânde patent- krav k ä n n e t e c k n a d (därav att den första (1) och den tredje (3) transistorn är anordnade med sina till den första signalanslutningen (7) anslutna huvudområdep (13, 33) i anslutning till varandra och att den f) 464 950 andra (2) och den fjärde (4) transistorn är anordnade med sina till den andra signalanslutningen (8) anslutna huvudområden (23, 43) i anslutning till varandra.A bistable semiconductor integrated circuit according to any one of the preceding claims, characterized in that the first (1) and the third (3) transistors are arranged with their main region (13, 33) connected in connection with the first signal connection (7). to each other and that the f) 464 950 second (2) and the fourth (4) transistor are arranged with their main areas (23, 43) connected to each other in the adjacent signal connection (8). 5. Bistabil integrerad halvledarkrets enligt något av föregående patent- krav k ä n n e t e c k n a d därav att transistorerna är anordnade på ett elektriskt isolerande substrat (100).A bistable integrated semiconductor circuit according to any one of the preceding claims, characterized in that the transistors are arranged on an electrically insulating substrate (100). 6. Bistabil integrerad halvledarkrets enligt något av föregående patent- krav k ä n n e t e c k n a d därav att den första (1) och den andra (2) transistorn är så anordnade invid var- andra att varje transistors till en signalanslutning (7, 8) anslutna huvudområde (13, 23) överlappar den andra transistorns kanalområde (25, 15) , samt att den tredje (3) och den fjärde (4) transistorn är så anordnade invid varandra att varje transistors till en signalanslutning (7, 8) anslutna huvudområde (33, 43) överlappar den andra transistorns kanalområde (45, 35)-A bistable semiconductor integrated circuit according to any one of the preceding claims, characterized in that the first (1) and the second (2) transistors are arranged next to each other so that the main region (7, 8) of each transistor connected to a signal connection (7, 8) 13, 23) overlap the channel region (25, 15) of the second transistor, and that the third (3) and the fourth (4) transistors are arranged next to each other so that the main region (33, 8) of each transistor connected to a signal connection (7, 8) 43) overlaps the channel region (45, 35) of the second transistor -