RU32615U1 - Safe management and control system - Google Patents

Description

Система безопасного управления и контроля.Safe management and control system.

Полезная модель относится к системам ответственных схем, и может быть использована для реализации функций управления и контроля в системах, принимающих ответственные решения, например, в электронной централизации железнодорожной автоматики и телемеханики.The utility model relates to systems of critical schemes, and can be used to implement control and monitoring functions in systems that make critical decisions, for example, in electronic centralization of railway automation and telemechanics.

Известно и нашло широкое применение в промышленности дублирование узлов I. Ставят несколько узлов выполняющих одну функцию, входы которых соединены параллельно, а выходы соединены со схемой сравнения, схема сравнения по большинству определяет результат вычислений. Кратность обнаруживаемых сбоев и кратность исправляемых ошибок прямо пропорциональна числу дублирующих узлов.Duplication of nodes I is known and has found wide application in industry. They put several nodes that perform one function, the inputs of which are connected in parallel, and the outputs are connected to a comparison circuit, the comparison circuit for the most part determines the calculation result. The multiplicity of detected failures and the multiplicity of correctable errors is directly proportional to the number of duplicate nodes.

Но, кроме увеличения числа узлов увеличивается вероятность сбоя дублированного узла, поэтому на практике применяют двух и трёх кратное дублирование. Трёх кратное дублирование обнаруживает однократные и двукратные ошибки и может исправлять однократные, то есть практические системы имеют низкую защищённость от кратных сбоев или отказов.But, in addition to increasing the number of nodes, the likelihood of a failure of a duplicated node increases, therefore, in practice, two and three-fold duplication is used. Three-fold duplication detects single and double errors and can correct single, that is, practical systems have low protection against multiple failures or failures.

Известны безопасные схемы логического умножения и ячейки памяти II. Основным принципом построения безопасных схем логического умножения является применение оптопар для гальванической развязки между входами и выходами и между самими входами. Контроль всех элементов схемы достигается путём использования импульсной работы транзисторов и интегральных микросхем, которая осуществляется за счёт тактовых импульсов. Принцип построения безопасной ячейки памяти заключается в использовании накопительного конденсатора, заряд на котором образуется за счёт входных импульсов, наличие заряда обеспечивает прохождение входных импульсов на вход ячейки памяти, если на входы разрешения поданы соответствующие сигналы.Safe logical multiplication schemes and memory cells II are known. The basic principle of constructing safe logical multiplication schemes is the use of optocouplers for galvanic isolation between inputs and outputs and between the inputs themselves. Control of all elements of the circuit is achieved by using the pulsed operation of transistors and integrated circuits, which is carried out due to clock pulses. The principle of constructing a safe memory cell is to use a storage capacitor, the charge on which is generated by input pulses, the presence of a charge ensures the passage of input pulses to the input of the memory cell, if the corresponding signals are applied to the resolution inputs.

Но данное решение критично к качеству источника питания и не защищено от его отказов, например, появление импульсной составляющей в питающем напряжении. Используются оригинальные схемные решения учитывающие свойства данного типа элементов, но они зависят от производителей элементной базы. Сбой приводит к появлению на выходе заранее определённого, но информационного сигнала, что затрудняетBut this solution is critical to the quality of the power source and is not protected from its failures, for example, the appearance of a pulsed component in the supply voltage. Original circuit solutions are used that take into account the properties of this type of element, but they depend on the manufacturers of the element base. Failure leads to the appearance of a predetermined but informational signal at the output, which makes it difficult

20031116992003111699

lillljijillilpllHjIIIJHlillljijillilpllHjIIIJH

МПК 7 G 05В 19/048IPC 7 G 05V 19/048

//////

реализацию произвольных функций с инверсными составляющими. Использование оптопар накладывает ограничение на быстродействие логической схемы, поскольку требуется преобразование: электрический сигнал электромагнитный сигнал - электрический сигнал, и на степень интеграции.implementation of arbitrary functions with inverse components. The use of optocouplers imposes a limitation on the speed of the logic circuit, since a transformation is required: an electrical signal, an electromagnetic signal is an electrical signal, and on the degree of integration.

Известна система ALISTER III - прототип. Ядро системы состоит из двух каналов с диверсифицированным аппаратным и программным обеспечением. Для каждого канала предусмотрен свой блок электроснабжения. В контроллерах реализованы развитые функции самотестирования. В блоках ввода/вывода использованы диверситивные специализированные интегральные схемы высокой плотности. Все входы и выходы оснащены функциями самотестирования с целью обнаружения отказов.Known system ALISTER III - prototype. The core of the system consists of two channels with diversified hardware and software. Each channel has its own power supply unit. The controllers implement advanced self-testing functions. I / O blocks use diversified specialized high-density integrated circuits. All inputs and outputs are equipped with self-testing functions to detect failures.

Однако, система не гарантирует защиту от множественных случайных отказов, например, ударная радиация, и при этих условиях будет периодически уходить в защитное состояние и не позволит работать системе в реальном масштабе времени. Система не обеспечивает анализ характера сбоя или отказа.However, the system does not guarantee protection against multiple accidental failures, for example, impact radiation, and under these conditions it will periodically go into a protective state and will not allow the system to work in real time. The system does not provide an analysis of the nature of the failure or failure.

Задачей технического решения является работа системы в режиме реального времени при малых помехах и в режиме безопасной схемы при значительных помехах и при выходе из строя отдельных узлов. Возможность регулирования уровня устойчивости и уровня безопасности, и адаптации под тип помехи. Исключение противоречивых выходных данных, которые могут возникать при дублировании. Возможность реализации без использования специализированных элементов.The objective of the technical solution is the operation of the system in real time with small interference and in a safe circuit mode with significant interference and failure of individual nodes. The ability to regulate the level of stability and security, and adapt to the type of interference. Exclusion of conflicting output that may occur during duplication. Possibility of implementation without the use of specialized elements.

Для достижения технического результата система, включающая канал,содержащий процессор сTo achieve a technical result, a system including a channel comprising a processor with

диверсифицированным аппаратным и программным обеспечением и развитыми функциями самотестирования, и блок электроснабжения, дополнительно снабжена модулем последовательных и комбинационных схем, выполненным в виде функционального генератора, входных и выходных узлов, анализатора ошибок, логического модуля и связями между ними.diversified hardware and software and developed self-testing functions, and the power supply unit is additionally equipped with a module of sequential and combinational circuits made in the form of a functional generator, input and output nodes, an error analyzer, a logical module and the connections between them.

Признаки, отличающие данное решение от известного прототипа, заключаются в том, что система дополнительно снабжена модулем последовательных и комбинационных схем, который и позволяет выполнить поставленную техническую задачу.The signs that distinguish this solution from the well-known prototype are that the system is additionally equipped with a module of sequential and combinational circuits, which allows you to perform the technical task.

Входящий в модуль логический узел обеспечивает реализацию функции управления и контроля на аппаратномThe logical node included in the module provides the implementation of the control and monitoring functions on the hardware

уровне. Входной узел обеспечивает введение дополнительной информационной составляющей во входной сигнал.level. The input node provides the introduction of additional information component in the input signal.

Выходной узел обеспечивает извлечение дополнительной информационной составляющей.The output node provides the extraction of additional information component.

Функциональный генератор вырабатывает необходимые информационные составляющие и сигналы синхронизации.The functional generator generates the necessary information components and synchronization signals.

Анализатор ошибок контролирует работу всех узлов модуля последовательных и комбинационных схем и выдаёт результаты контроля работы.The error analyzer monitors the operation of all nodes of the module of sequential and combinational circuits and outputs the results of the operation control.

Предложенная система безопасного управления и контроля, позволяет реализацию на существующей элементной базе без использования специализированных элементов, например на программируемых логических интегральных схемах, кроме того работает в режиме реального времени при малых помехах и в режиме безопасной схемы при значительных помехах, а также при выходе из строя отдельных узлов с возможностью регулирования уровня устойчивости и уровня безопасности, и адаптации под тип помехи.The proposed system of safe control and monitoring allows the implementation on the existing element base without the use of specialized elements, for example, on programmable logic integrated circuits, in addition, it works in real time with little interference and in safe mode with significant interference, as well as in case of failure individual nodes with the ability to control the level of stability and security level, and adaptation to the type of interference.

Система исключает появление противоречивых выходных данных, которые могут возникать при дублировании.The system eliminates the appearance of conflicting output data that may occur during duplication.

Анализ патентной и научно технической литературы показал, что предложенная полезная модель отвечает критериям «новизна и «существенные отличия.An analysis of the patent and scientific and technical literature showed that the proposed utility model meets the criteria of “novelty and“ significant differences.

Система представлена на чертежах, где фиг. 1 - система безопасного управления и контроля, а фиг. 2 - узлы системы безопасного управления и контроля при внешнем двухзначном параллельном коде и внутреннем п-значном последовательном коде с числом единиц в нулевом состоянии тО и числом единиц в единичном состоянии m1.The system is shown in the drawings, where FIG. 1 - a system of safe management and control, and FIG. 2 - nodes of the safe control and monitoring system with an external two-digit parallel code and an internal n-digit sequential code with the number of units in the zero state t0 and the number of units in the single state m1.

Система включает: канал 1 (фиг. 1), содержащий процессор 2 с диверсифицированным аппаратным и программным обеспечением и развитыми функциями самотестирования и блок электроснабжения 3.The system includes: channel 1 (Fig. 1), comprising a processor 2 with diversified hardware and software and developed self-testing functions and a power supply unit 3.

Кроме того она снабжена модулем последовательных и комбинационных схем, выполненном в виде функционального генератора 4, входных 5 и выходных 6 узлов, анализатора ошибок, логического модуля 7 и связями между ними.In addition, it is equipped with a module of sequential and combinational circuits, made in the form of a functional generator 4, input 5 and output 6 nodes, an error analyzer, logic module 7 and the connections between them.

Анализатор ошибок состоит из анализатора ошибок логики 8, анализатора ошибок входов 9, анализатора ошибок выходов 10.The error analyzer consists of a logic error analyzer 8, an error analyzer of inputs 9, an error analyzer of outputs 10.

Логический модуль 7 содержит: логические элементы И 11 и ИЛИ 12, представляющие собой комбинационные узлы 13, число входов которых не ограничено; инверторы 14, обеспечивающие инверсию выходных сигналов логического модуля 8.Logic module 7 contains: logical elements AND 11 and OR 12, which are combinational nodes 13, the number of inputs of which is not limited; inverters 14, providing inversion of the output signals of the logical module 8.

Последовательные схемы реализуются на ячейках памяти, размещённых в последовательных узлах 15. Внутренне узлы 13 и 15 могут соединяться произвольным образом. Выход узлов 13 и 15 параллельно подключается к анализатору ошибок логики 8. Модуль входов 16 содержит входные узлы 5 и анализатор ошибок входов 9. Модуль выходов 17 содержит выходные узлы 6 и анализатор ошибок выходов 10.Serial circuits are implemented on memory cells located in sequential nodes 15. Internally, nodes 13 and 15 can be connected arbitrarily. The output of nodes 13 and 15 is connected in parallel to the logic analyzer of logic 8. The input module 16 contains input nodes 5 and an error analyzer of inputs 9. The output module 17 contains output nodes 6 and an error analyzer of outputs 10.

Ячейки памяти 18 (фиг. 2) и 19 построены на основе регистра сдвига 20. Ячейка памяти 19 содержит таблицу перекодировки 21. выходной узел содержит двоичный счётчик 22, ячейки памяти 23, анализатор ошибок выходного узла 24.The memory cells 18 (Fig. 2) and 19 are constructed on the basis of the shift register 20. The memory cell 19 contains a conversion table 21. the output node contains a binary counter 22, memory cells 23, an error analyzer of the output node 24.

Система реализуются следующим образом.The system is implemented as follows.

Входной узел 5 обеспечивает введение кодовой составляющей во входной сигнал; выходной узел 6 обеспечивает извлечение кодовой составляющей из сигналов поступающих с логического модуля 7 и преобразование их к виду входных сигналов. Анализатор ошибок входов 9 проверяет неизменные при правильной работе схемы элементы кода на отсутствие постоянного отказа и обнаруживает постоянную ошибку входного сигнала. Анализатора ошибок логики 8 проверяет неизменные при правильной работе схемы элементы кода на отсутствие постоянного отказа. Анализатор ошибок выходов 10 анализирует степень и характер воздействия помех на работу системы и совместно с анализатором ошибок логики 8 и анализатором ошибок входов 9 представляет полную информацию процессору 2 о работе модулей 7, 16, 17. Функциональный генератор 4 вырабатывает эталонные коды. Тип кодов вырабатываемых функциональным генератором 4 определяет процессор 2, который на основании данных о работе модулей даёт команду функциональному генератору на выработку оптимизированных под помеху кодов, на выработку тестовых кодов или на запрет работы узлов.The input node 5 provides the introduction of the code component in the input signal; the output node 6 provides the extraction of the code component from the signals coming from the logical module 7 and converting them to the form of input signals. The input error analyzer 9 checks the code elements that are unchanged during the correct operation of the circuit for constant failure and detects a constant input signal error. Logic Error Analyzer 8 checks the elements of the code that are unchanged when the circuit operates correctly for a permanent failure. Output error analyzer 10 analyzes the degree and nature of the effect of interference on the operation of the system and, together with logic error analyzer 8 and input error analyzer 9, provides complete information to processor 2 about the operation of modules 7, 16, 17. Functional generator 4 generates reference codes. The type of codes generated by the functional generator 4 is determined by processor 2, which, based on the data on the operation of the modules, instructs the functional generator to generate codes optimized for interference, to generate test codes, or to prohibit the operation of nodes.

При поступлении сигнала записи сигнал присутствующий на входе ячейки памяти 18 или 19 записывается в первый разряд регистра 20, при этом происходит сдвиг данных в регистре вправо. Так по сигналам синхронизации записывается кодовая комбинация длиной п символов. При снятии сигнала записи, по сигналам синхронизации происходит циклический сдвиг вправо. Последний разряд регистра является выходом ячейки памяти 18 или 19. Таблица перекодировки 21 обеспечивает преобразование алфавита кода. Входной узел 5 обеспечивает логику работы ячейки памяти 18 или 19.Upon receipt of the write signal, the signal present at the input of the memory cell 18 or 19 is recorded in the first bit of the register 20, while the data is shifted to the right in the register. So the synchronization signals are recorded code combination of length n characters. When a recording signal is removed, a cyclic shift to the right occurs according to synchronization signals. The last bit of the register is the output of the memory cell 18 or 19. Conversion table 21 provides the conversion of the alphabet code. The input node 5 provides the logic of the memory cell 18 or 19.

Параллельный код в качестве входных и выходных сигналов позволяет получить требуемую помехозащищённость в коммуникационной линии.The parallel code as the input and output signals allows to obtain the required noise immunity in the communication line.

В качестве кода, вводящего дополнительную информационную составляющую, использован код с полиморфизмом числа единиц (, , ). Значность кода подбирается бьютродействия системыA code with a polymorphism of the number of units (,,) is used as a code introducing an additional information component. The significance of the code is selected system performance

СистемыSystems

Мкода системы fBxoflHbix данныSystem code fBxoflHbix data

Мкода системы - максимальное число разрядов в кодеSystem code - maximum number of bits in the code

Системы - предельная работы самого медленнодействующего узла системы учавствующегоSystems - the ultimate work of the slowest-acting node of the participating system

в обработке входны данных поступающих с частотой fвxoдныx дaнны)in processing the input data arriving with a frequency of f input data)

Для извлечения кодовой составляющей из сигналов поступающих с логического модуля 7 и преобразование их к виду входных сигналов используется двоичный счётчик 22, при использовании другого кода может использоваться таблица перекодировки. Фиксируют полученный счётчиком результат в зависимости To extract the code component from the signals coming from the logical module 7 and convert them to the type of input signals, a binary counter 22 is used, when using another code, a conversion table can be used. Record the result obtained by the counter depending

ячейки памяти 23 по сигналу Пуск генерируемому анализатором ошибок выходного узла 24 при правильной кодовой комбинации и поступлении сигнала конца кодовой комбинации. При этом анализатор ошибок выходного узла 24 с задержкой достаточной для срабатывания ячеек памяти 23 формирует сигнал сброса счётчика 22. Входной сигнал поступает на суммирующий вход +1 счётчика 22.memory cells 23 according to the Start signal generated by the error analyzer of the output node 24 with the correct code combination and the signal arrives at the end of the code combination. Moreover, the error analyzer of the output node 24 with a delay sufficient for operation of the memory cells 23 generates a reset signal of the counter 22. The input signal is applied to the summing input +1 of the counter 22.

Сигналы управляющие входным узлом 5 подаются на выводы 25 и 26, сигналы с внутренним кодом подаются на входы 27 и 28, выходной сигнал снимается с вывода 29.The signals controlling the input node 5 are fed to the terminals 25 and 26, the signals with the internal code are fed to the inputs 27 and 28, the output signal is removed from the terminal 29.

Работа входного узла 5 характеризуется таблицей:The operation of the input node 5 is characterized by the table:

Где знаком переменной.Where is the variable sign.

Работа элемента И 11 характеризуется таблицей:The operation of the And 11 element is characterized by the table:

Работа элемента ИЛИ 12 характеризуется таблицей:The operation of the element OR 12 is characterized by the table:

обозначены произвольные значенияarbitrary values are indicated

Анализатор ошибок логики 9 проверяет:Logic Error Analyzer 9 checks:

Работа элемента НЕ 14 характеризуетоя таблицами:The operation of the element NOT 14 is characterized by tables:

Работа счётчика 22 характеризуется таблицами:The operation of the counter 22 is characterized by the tables:

Таблица перекодировки 21:Conversion Table 21:

Данная система обеспечивает защиту от распределённых помех.This system provides protection against distributed interference.

//////

нормальноfine

1. http://www.actel.Gom RadTolerant FPGAs for Space Applications1.Http: //www.actel.Gom RadTolerant FPGAs for Space Applications

(Радиационно устойчивые программируемые вентильные матрицы для космических приложений)(Radiation-resistant programmable gate arrays for space applications)

2.Д.В. Польтанский, С.В. Гуров. Разработка и внедрение кодовых электронных блокировок КЭБ-1 и КЭБ-2. Автоматика, связь, информатика, №10, 2001.2.D.V. Poltansky, S.V. Gurov. Development and implementation of electronic code locks KEB-1 and KEB-2. Automation, Communications, Computer Science, No. 10, 2001.

3.«Железные дороги мира ЖДМ 07-2002 http://www.css-mpsjii/zdm/07-2002/ dm07 02 sod.htm Система ALISTER - прототип.3. “Railways of the world ZhDM 07-2002 http: //www.css-mpsjii/zdm/07-2002/ dm07 02 sod.htm ALISTER system is a prototype.

Claims (1)

Система безопасного управления и контроля, преимущественно для электронной централизации, включающая канал, содержащий процессор с диверсифицированным аппаратным и программным обеспечением и развитыми функциями самотестирования, и блок электроснабжения, отличающаяся тем, что система дополнительно снабжена модулем последовательных и комбинационных схем, связанным с вышеупомянутым процессором и выполненным в виде функционального генератора, входных и выходных узлов, анализатора ошибок, логического модуля, связанных между собой.A secure control and monitoring system, mainly for electronic centralization, including a channel containing a processor with diversified hardware and software and developed self-testing functions, and an electric power supply unit, characterized in that the system is additionally equipped with a serial and combination circuit module associated with the aforementioned processor and executed in the form of a functional generator, input and output nodes, an error analyzer, a logical module, interconnected.