RU2812688C1 - Threshold module - Google Patents

Threshold module Download PDF

Info

Publication number
RU2812688C1
RU2812688C1 RU2023121034A RU2023121034A RU2812688C1 RU 2812688 C1 RU2812688 C1 RU 2812688C1 RU 2023121034 A RU2023121034 A RU 2023121034A RU 2023121034 A RU2023121034 A RU 2023121034A RU 2812688 C1 RU2812688 C1 RU 2812688C1
Authority
RU
Russia
Prior art keywords
eleven
threshold
input
elements
majority
Prior art date
Application number
RU2023121034A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Application granted granted Critical
Publication of RU2812688C1 publication Critical patent/RU2812688C1/en

Links

Abstract

FIELD: computer engineering.
SUBSTANCE: technical result is achieved due to the fact that the threshold module contains five exclusive OR elements (11,…, 15) and seven majority elements (21,…, 27).
EFFECT: providing the implementation of a threshold function with a threshold of 0.5(3n-13), depending on n arguments, or a threshold function with a threshold of three, depending on the same n arguments, with n=9.
1 cl, 1 dwg, 2 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used in the construction of automation equipment, functional units of control systems, etc.

Известны пороговые модули (см., например, патент РФ 2776922, кл. G06F7/57, 2022г.), которые содержат мажоритарные элементы и реализуют пороговую функцию с единичными весами аргументов и порогом , зависящую от n аргументов – входных двоичных сигналов, при .Threshold modules are known (see, for example, RF patent 2776922, class G06F7/57, 2022), which contain majority elements and implement a threshold function with unit argument weights and a threshold , depending on n arguments - input binary signals, with .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация пороговой функции с единичными весами аргументов и порогом , зависящей от n аргументов – входных двоичных сигналов, при либо пороговой функции с единичными весами аргументов и порогом три, зависящей от тех же девяти аргументов.The reason that prevents the achievement of the technical result indicated below when using known threshold modules includes limited functionality due to the fact that the implementation of the threshold function with unit weights of arguments and a threshold is not performed , depending on n arguments - input binary signals, with or a threshold function with unit argument weights and a threshold of three, depending on the same nine arguments.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 2747107, кл. G06F7/57, 2021г.), который содержит два элемента исключающее ИЛИ, четыре мажоритарных элемента и реализует пороговую функцию с единичными весами аргументов и порогом , зависящую от n аргументов – входных двоичных сигналов, при .The closest device of the same purpose to the claimed invention in terms of the set of features is the threshold module adopted as a prototype (RF patent 2747107, class G06F7/57, 2021), which contains two exclusive OR elements, four majority elements and implements a threshold function with unit weights arguments and threshold , depending on n arguments - input binary signals, with .

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация пороговой функции с единичными весами аргументов и порогом , зависящей от n аргументов – входных двоичных сигналов, при либо пороговой функции с единичными весами аргументов и порогом три, зависящей от тех же девяти аргументов.The reason that prevents the achievement of the technical result specified below when using the prototype includes limited functionality due to the fact that the implementation of the threshold function with unit weights of arguments and a threshold is not performed , depending on n arguments - input binary signals, with or a threshold function with unit argument weights and a threshold of three, depending on the same nine arguments.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации пороговой функции с единичными весами аргументов и порогом , зависящей от n аргументов – входных двоичных сигналов, либо пороговой функции с единичными весами аргументов и порогом три, зависящей от тех же n аргументов, при .The technical result of the invention is to expand functionality by ensuring the implementation of a threshold function with unit weights of arguments and a threshold , depending on n arguments - input binary signals, or a threshold function with unit weights of arguments and a threshold of three, depending on the same n arguments, with .

Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем два элемента исключающее ИЛИ и четыре мажоритарных элемента, i-й () вход j-го () элемента исключающее ИЛИ и i-й вход первого, первый вход второго мажоритарных элементов соединены соответственно с i-ым входом j-го мажоритарного элемента и i-м, четвертым входами порогового модуля, особенность заключается в том, что в него дополнительно введены три элемента исключающее ИЛИ и три мажоритарных элемента, i-й вход k-го () элемента исключающее ИЛИ и первый, третий входы шестого мажоритарного элемента соединены соответственно с i-ым входом k-го мажоритарного элемента и выходами четвертого, пятого элементов исключающее ИЛИ, i-й вход четвертого и второй, третий входы седьмого мажоритарных элементов соединены соответственно с выходом i-го элемента исключающее ИЛИ и выходами шестого, пятого мажоритарных элементов, i-й вход пятого и выход четвертого мажоритарных элементов соединены соответственно с выходом i-го и вторым входом шестого мажоритарных элементов, а второй, третий входы второго, i-й вход третьего, первый вход и выход седьмого мажоритарных элементов соединены соответственно с пятым, шестым, ()-ым, десятым входами и выходом порогового модуля.The specified technical result when implementing the invention is achieved by the fact that in a threshold module containing two exclusive OR elements and four majority elements, the i -th ( ) input j -th ( ) of the exclusive OR element and the i -th input of the first, the first input of the second majority elements are connected, respectively, to the i -th input of the j -th majority element and the i -th, fourth inputs of the threshold module, the peculiarity is that three elements are additionally introduced into it exclusive OR and three majority elements, the i -th input of the k -th ( ) of the exclusive OR element and the first, third inputs of the sixth majority element are connected, respectively, to the i -th input of the k -th majority element and the outputs of the fourth, fifth exclusive OR elements, the i -th input of the fourth and second, third inputs of the seventh majority element are connected, respectively, to the output the i -th element is exclusive OR and the outputs of the sixth, fifth majority elements, the i -th input of the fifth and the output of the fourth majority elements are connected, respectively, to the output of the i -th and second input of the sixth majority elements, and the second, third inputs of the second, i -th input of the third , the first input and output of the seventh majority elements are connected respectively to the fifth, sixth, ( )th, tenth inputs and output of the threshold module.

На чертеже представлена схема предлагаемого порогового модуля.The drawing shows a diagram of the proposed threshold module.

Пороговый модуль содержит элементы исключающее ИЛИ 11,…,15 и мажоритарные элементы 21,…,27, причем i-е () входы элементов 1 j (), 1 k () и первый, второй, третий входы элемента 26 соединены соответственно с i-ми входами элементов 2 j , 2 k и выходами элементов 14, 24, 15, i-е входы элементов 14, 15 и второй, третий входы элемента 27 соединены соответственно с выходами элементов 1 i , 2 i и 26, 25, а i-й вход элемента 1 j , i-й вход элемента 13, первый вход и выход элемента 27 соединены соответственно с ()-м, ()-ым, десятым входами и выходом порогового модуля.The threshold module contains exclusive OR elements 1 1 ,…,1 5 and majority elements 2 1 ,…,2 7 , and the i -e ( ) inputs of elements 1 j ( ), 1 k ( ) and the first, second, third inputs of element 2 6 are connected respectively to the i -th inputs of elements 2 j , 2 k and the outputs of elements 1 4 , 2 4 , 1 5 , i -th inputs of elements 1 4 , 1 5 and the second, third the inputs of element 2 7 are connected respectively to the outputs of elements 1 i , 2 i and 2 6 , 2 5 , and the i -th input of element 1 j , the i -th input of element 1 3 , the first input and output of element 2 7 are connected respectively to ( )-m, ( )th, tenth inputs and output of the threshold module.

Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый,…,девятый и десятый входы подаются соответственно двоичные сигналы и сигнал константной настройки. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов (), предлагаемого порогового модуля, полученные для всех возможных наборов значений сигналов , и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов при 1) ; 2) .The operation of the proposed threshold module is carried out as follows. Binary signals are supplied to its first,...,ninth and tenth inputs, respectively and signal constant settings. Table 1 and Table 2 below show the values of internal signals, respectively. ( ), proposed threshold module, obtained for all possible sets of signal values , and the values of its output signal Z , obtained for all possible sets of signal values at 1) ; 2) .

Таблица 1 Table 1

000000 0000 100100 0101 001001 0101 101101 1010 010010 0101 110110 1010 011011 1010 111111 11eleven

Таблица 2 table 2

1)1) 2)2) 1)1) 2)2) ZZ ZZ ZZ ZZ 0000 0000 0000 00 00 1010 0000 0000 00 00 0000 0000 0101 00 00 1010 0000 0101 11 00 0000 0000 1010 00 00 1010 0000 1010 11 00 0000 0000 11eleven 11 00 1010 0000 11eleven 11 00 0000 0101 0000 00 00 1010 0101 0000 11 00 0000 0101 0101 00 00 1010 0101 0101 11 00 0000 0101 1010 11 00 1010 0101 1010 11 00 0000 0101 11eleven 11 00 1010 0101 11eleven 11 00 0000 1010 0000 00 00 1010 1010 0000 11 00 0000 1010 0101 11 00 1010 1010 0101 11 00 0000 1010 1010 11 00 1010 1010 1010 11 00 0000 1010 11eleven 11 00 1010 1010 11eleven 11 11 0000 11eleven 0000 11 00 1010 11eleven 0000 11 00 0000 11eleven 0101 11 00 1010 11eleven 0101 11 00 0000 11eleven 1010 11 00 1010 11eleven 1010 11 11 0000 11eleven 11eleven 11 00 1010 11eleven 11eleven 11 11 0101 0000 0000 00 00 11eleven 0000 0000 11 00 0101 0000 0101 00 00 11eleven 0000 0101 11 00 0101 0000 1010 11 00 11eleven 0000 1010 11 00 0101 0000 11eleven 11 00 11eleven 0000 11eleven 11 00 0101 0101 0000 00 00 11eleven 0101 0000 11 00 0101 0101 0101 11 00 11eleven 0101 0101 11 00 0101 0101 1010 11 00 11eleven 0101 1010 11 00 0101 0101 11eleven 11 00 11eleven 0101 11eleven 11 11 0101 1010 0000 11 00 11eleven 1010 0000 11 00 0101 1010 0101 11 00 11eleven 1010 0101 11 00 0101 1010 1010 11 00 11eleven 1010 1010 11 11 0101 1010 11eleven 11 00 11eleven 1010 11eleven 11 11 0101 11eleven 0000 11 00 11eleven 11eleven 0000 11 00 0101 11eleven 0101 11 00 11eleven 11eleven 0101 11 11 0101 11eleven 1010 11 00 11eleven 11eleven 1010 11 11 0101 11eleven 11eleven 11 11 11eleven 11eleven 11eleven 11 11

Если либо , то согласно табл.1, табл.2 имеем If or , then according to Table 1, Table 2 we have

либо , or ,

где () есть пороговая функция с единичными весами аргументов и порогом три (семь).Where ( ) is a threshold function with unit weights of arguments and threshold three (seven).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует пороговую функцию с единичными весами аргументов и порогом , зависящую от n аргументов – входных двоичных сигналов, либо пороговую функцию с единичными весами аргументов и порогом три, зависящую от тех же n аргументов, при .The above information allows us to conclude that the proposed threshold module has broader functionality compared to the prototype, since it implements a threshold function with unit argument weights and a threshold , depending on n arguments - input binary signals, or a threshold function with unit weights of arguments and a threshold of three, depending on the same n arguments, with .

Claims (1)

Пороговый модуль, содержащий два элемента исключающее ИЛИ и четыре мажоритарных элемента, причем i-й () вход j-го () элемента исключающее ИЛИ и i-й вход первого, первый вход второго мажоритарных элементов соединены соответственно с i-м входом j-го мажоритарного элемента и i-м, четвертым входами порогового модуля, отличающийся тем, что в него дополнительно введены три элемента исключающее ИЛИ и три мажоритарных элемента, i-й вход k-го () элемента исключающее ИЛИ и первый, третий входы шестого мажоритарного элемента соединены соответственно с i-м входом k-го мажоритарного элемента и выходами четвертого, пятого элементов исключающее ИЛИ, i-й вход четвертого и второй, третий входы седьмого мажоритарных элементов соединены соответственно с выходом i-го элемента исключающее ИЛИ и выходами шестого, пятого мажоритарных элементов, i-й вход пятого и выход четвертого мажоритарных элементов соединены соответственно с выходом i-го и вторым входом шестого мажоритарных элементов, а второй, третий входы второго, i-й вход третьего, первый вход и выход седьмого мажоритарных элементов соединены соответственно с пятым, шестым, ()-м, десятым входами и выходом порогового модуля.A threshold module containing two exclusive OR elements and four majority elements, with the i-th ( ) input jth ( ) of the exclusive OR element and the i-th input of the first, the first input of the second majority elements are connected, respectively, to the i-th input of the j-th majority element and the i-th, fourth inputs of the threshold module, characterized in that three exclusive OR elements are additionally introduced into it and three majority elements, the i-th input of the k-th ( ) of the exclusive OR element and the first, third inputs of the sixth majority element are connected, respectively, to the i-th input of the k-th majority element and the outputs of the fourth, fifth exclusive OR elements, the i-th input of the fourth and the second, third inputs of the seventh majority element are connected, respectively, to the output the i-th element is exclusive OR and the outputs of the sixth, fifth majority elements, the i-th input of the fifth and the output of the fourth majority elements are connected, respectively, to the output of the i-th and second input of the sixth majority elements, and the second, third inputs of the second, i-th input of the third , the first input and output of the seventh majority elements are connected respectively to the fifth, sixth, ( )th, tenth inputs and output of the threshold module.
RU2023121034A 2023-08-11 Threshold module RU2812688C1 (en)

Publications (1)

Publication Number Publication Date
RU2812688C1 true RU2812688C1 (en) 2024-01-31

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898616A (en) * 1974-07-18 1975-08-05 Bell Telephone Labor Inc Threshold logic circuit for detecting exactly M out of a set of N signals
US20140084959A1 (en) * 2012-09-26 2014-03-27 Sandisk Technologies Inc. Analog Majority Vote Circuit
US10102180B2 (en) * 2015-11-25 2018-10-16 Hitachi, Ltd. Majority circuit
RU2747107C1 (en) * 2019-12-06 2021-04-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2762547C1 (en) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898616A (en) * 1974-07-18 1975-08-05 Bell Telephone Labor Inc Threshold logic circuit for detecting exactly M out of a set of N signals
US20140084959A1 (en) * 2012-09-26 2014-03-27 Sandisk Technologies Inc. Analog Majority Vote Circuit
US10102180B2 (en) * 2015-11-25 2018-10-16 Hitachi, Ltd. Majority circuit
RU2747107C1 (en) * 2019-12-06 2021-04-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2762547C1 (en) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Similar Documents

Publication Publication Date Title
RU2294007C1 (en) Logical transformer
RU2701461C1 (en) Majority module
RU2700554C1 (en) Majority module
RU2287897C1 (en) Majority module
RU2704735C1 (en) Threshold module
RU2812688C1 (en) Threshold module
RU2787338C1 (en) Logic converter
RU2762547C1 (en) Threshold module
RU2775573C1 (en) Majority module
RU2812760C1 (en) Threshold module
RU2812272C1 (en) Threshold module
RU2710877C1 (en) Majority module
RU2812683C1 (en) Majority module
RU2714216C1 (en) Threshold module
RU2789749C1 (en) Logic converter
RU2789730C1 (en) Logic module
RU2776920C1 (en) Logic module
RU2812700C1 (en) Threshold module
RU2700556C1 (en) Logic converter
RU2676888C1 (en) Logical module
RU2776923C1 (en) Majority module
RU2812687C1 (en) Logical module
RU2805141C1 (en) Majority module
RU2700550C1 (en) Logic module
RU2787339C1 (en) Majority module