RU2790615C1 - High-speed buffer amplifier with nonlinear correction class ab - Google Patents
High-speed buffer amplifier with nonlinear correction class ab Download PDFInfo
- Publication number
- RU2790615C1 RU2790615C1 RU2022132185A RU2022132185A RU2790615C1 RU 2790615 C1 RU2790615 C1 RU 2790615C1 RU 2022132185 A RU2022132185 A RU 2022132185A RU 2022132185 A RU2022132185 A RU 2022132185A RU 2790615 C1 RU2790615 C1 RU 2790615C1
- Authority
- RU
- Russia
- Prior art keywords
- transistor
- input
- power supply
- output
- supply bus
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей и выходных каскадов в различных аналоговых устройствах (операционных усилителях, драйверах линий связи и т.п.).The invention relates to the field of analog microelectronics and can be used as push-pull buffer amplifiers and output stages in various analog devices (operational amplifiers, communication line drivers, etc.).
В современной аналоговой микросхемотехнике находят широкое применение буферные усилители класса АВ на комплементарных n-p-n и p-n-p выходных транзисторах, в которых для улучшения линейности амплитудной характеристики вводится общая отрицательная обратная связь (ООС). В практических схемах ООС реализуется на двух входных комплементарных дифференциальных каскадах класса dual-input-stage [1-10]. In modern analog microcircuitry, class AB buffer amplifiers on complementary n-p-n and p-n-p output transistors are widely used, in which a general negative feedback (OOS) is introduced to improve the linearity of the amplitude characteristic. In practical circuits, the FOS is implemented on two input complementary differential stages of the dual-input-stage class [1-10].
Ближайшим прототипом заявляемого устройства является буферный усилитель (фиг. 1), представленный в патенте US 6724260, fig. 12, 2004 г. Схема БУ-прототипа фиг. 1 содержит вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, общая эмиттерная цепь которых связана через первый 5 источник опорного тока с первой 6 шиной источника питания, первое 7 токовое зеркало, согласованное со второй 8 шиной источника питания, вход которого соединен с коллектором первого 3 входного транзистора, а выход связан с коллектором второго 4 входного транзистора и базой первого 9 выходного транзистора, база первого 3 входного транзистора соединена со входом 1 устройства, а база второго 4 входного транзистора соединена с эмиттером первого 9 выходного транзистора и связана с выходом устройства 2, третий 10 и четвертый 11 входные транзисторы, общая эмиттерная цепь которых соединена через второй 12 источник опорного тока со второй 8 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 6 шиной источника питания, вход которого соединен с коллектором третьего 10 входного транзистора, а выход связан с коллектором четвертого 11 входного транзистора и базой второго 14 выходного транзистора, база третьего 10 входного транзистора подключена ко входу 1 устройства, а база четвертого 11 входного транзистора соединена с эмиттером второго 14 выходного транзистора и связана с выходом устройства 2, причем коллектор первого 9 выходного транзистора соединен со второй 8 шиной источника питания, а коллектор второго 14 выходного транзистора связан с первой 6 шиной источника питания.The closest prototype of the proposed device is a buffer amplifier (Fig. 1), presented in US patent 6724260, fig. 12, 2004. Scheme of the CU prototype of Fig. 1 contains
Существенный недостаток БУ-прототипа состоит в том, что он имеет сравнительно небольшие значения максимальной скорости нарастания выходного напряжения при больших импульсных изменениях входного сигнала. Это ограничивает области его применения, не позволяет применять данное схемотехническое решение в качестве выходных каскадов быстродействующих ОУ, драйверов линий связи и т.п.A significant drawback of the CU prototype is that it has a relatively small value of the maximum slew rate of the output voltage for large pulse changes in the input signal. This limits the scope of its application, does not allow the use of this circuit solution as output stages of high-speed op amps, communication line drivers, etc.
Основная задача предполагаемого изобретения состоит в создании буферного усилителя с повышенными (в 8-10 раз) значениями максимальной скорости нарастания выходного напряжения (SR).The main objective of the proposed invention is to create a buffer amplifier with increased (8-10 times) values of the maximum output voltage slew rate (SR).
Поставленная задача решается тем, что в буферном усилителе фиг. 1, содержащем содержащий вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, общая эмиттерная цепь которых связана через первый 5 источник опорного тока с первой 6 шиной источника питания, первое 7 токовое зеркало, согласованное со второй 8 шиной источника питания, вход которого соединен с коллектором первого 3 входного транзистора, а выход связан с коллектором второго 4 входного транзистора и базой первого 9 выходного транзистора, база первого 3 входного транзистора соединена со входом 1 устройства, а база второго 4 входного транзистора соединена с эмиттером первого 9 выходного транзистора и связана с выходом устройства 2, третий 10 и четвертый 11 входные транзисторы, общая эмиттерная цепь которых соединена через второй 12 источник опорного тока со второй 8 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 6 шиной источника питания, вход которого соединен с коллектором третьего 10 входного транзистора, а выход связан с коллектором четвертого 11 входного транзистора и базой второго 14 выходного транзистора, база третьего 10 входного транзистора подключена ко входу 1 устройства, а база четвертого 11 входного транзистора соединена с эмиттером второго 14 выходного транзистора и связана с выходом устройства 2, причем коллектор первого 9 выходного транзистора соединен со второй 8 шиной источника питания, а коллектор второго 14 выходного транзистора связан с первой 6 шиной источника питания, предусмотрены новые элементы и связи – в схему введены первый 15, второй 16, третий 17 и четвертый 18 дополнительные транзисторы, базы первого 15 и второго 16 дополнительных транзисторов подключены к выходу 2 устройства, эмиттер первого 15 дополнительного транзистора соединен со второй 8 шиной источника питания через первый 19 дополнительный источник опорного тока и соединен с базой третьего 17 дополнительного транзистора, коллектор которого согласован со второй 8 шиной источника питания, эмиттер второго 16 дополнительного транзистора соединен с первой 6 шиной источника питания через второй 20 дополнительный источник опорного тока и соединен с базой четвертого 18 дополнительного транзистора, коллектор которого согласован с первой 6 шиной источника питания, коллектор второго 16 дополнительного транзистора соединен со второй 8 шиной источника питания, коллектор первого 15 дополнительного т транзистора связан с первой 6 шиной источника питания, эмиттер третьего 17 дополнительного транзистора соединен с объединенными эмиттерами третьего 10 и четвертого 11 входных транзисторов, а эмиттер четвертого 18 дополнительного транзистора соединен с объединенными эмиттерами первого 3 и второго 4 входных транзисторов.The problem is solved by the fact that in the buffer amplifier of Fig. 1, containing
На чертеже фиг. 1 представлена схема буферного усилителя-прототипа по патенту US 6724260, fig. 12, 2004 г. In the drawing of FIG. 1 shows a prototype buffer amplifier circuit according to US 6724260, fig. 12, 2004
На чертеже фиг. 2 приведена схема заявляемого буферного усилителя в соответствии с формулой изобретения.In the drawing of FIG. 2 shows a diagram of the proposed buffer amplifier in accordance with the claims.
На чертеже фиг. 3 показана схема для моделирования БУ-прототипа фиг. 1 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=200 мкА. In the drawing of FIG. 3 shows a diagram for modeling the prototype CU of FIG. 1 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R load =1 MΩ, I 1 =I 2 =200 μA.
На чертеже фиг. 4 представлена переходная характеристика переднего фронта БУ-прототипа фиг. 3 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=200 мкА.In the drawing of FIG. 4 shows the transient response of the leading edge of the prototype CU of FIG. 3 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R load =1 MΩ, I 1 =I 2 =200 μA.
На чертеже фиг. 5 приведена переходная характеристика заднего фронта БУ-прототипа фиг. 3 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=200 мкА. In the drawing of FIG. 5 shows the transient response of the trailing edge of the prototype CU of FIG. 3 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R load =1 MΩ, I 1 =I 2 =200 μA.
На чертеже фиг. 6 в таблице 1 показаны скорости нарастания БУ-прототипа фиг. 3 для переднего и заднего фронтов.In the drawing of FIG. 6 in Table 1 shows the slew rates of the prototype CU of FIG. 3 for leading and trailing edges.
На чертеже фиг. 7 представлена амплитудная характеристика БУ-прототипа фиг. 3 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, I1= I2=200 мкА, Rload= 1 кОм/2 кОм/ 10кОм/1 МОм.In the drawing of FIG. 7 shows the amplitude response of the prototype CU of FIG. 3 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, I 1 = I 2 =200 μA, R load = 1 kΩ/2 kΩ/ 10 kΩ/1 MΩ.
На чертеже фиг. 8 приведена схема для моделирования предлагаемого быстродействующего БУ фиг. 2 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=200 мкА, I3= I4=100 мкА.In the drawing of FIG. 8 shows a diagram for modeling the proposed high-speed control unit of FIG. 2 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R load =1 MΩ, I 1 =I 2 =200 μA, I 3 =I 4 =100 μA.
На чертеже фиг. 9 показана частная схема для моделирования предлагаемого быстродействующего БУ фиг. 2 в среде LTspice при t=27°C, +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=200 мкА, I3= I4=100 мкА, для случая, когда с целью уменьшения статических токов эмиттера транзисторов VT5 и VT6 с 2,9 мА до 96 мкА в схему введены вспомогательные резисторы R1=R2= 88 Ом. In the drawing of FIG. 9 shows a particular circuit for simulating the proposed fast VU of FIG. 2 in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R load =1 MΩ, I 1 =I 2 =200 μA, I 3 =I 4 =100 μA, for the case when to reduce the static currents of the emitter of transistors VT5 and VT6 from 2.9 mA to 96 μA, auxiliary resistors R1 = R2 = 88 Ohm are introduced into the circuit.
На чертеже фиг. 10 представлена логарифмическая амплитудно-частотная характеристика коэффициента передачи предлагаемого быстродействующего БУ фиг. 9.In the drawing of FIG. 10 shows the logarithmic frequency response of the gain of the proposed high-speed CU of FIG. 9.
На чертеже фиг. 11 приведена переходная характеристика переднего фронта предлагаемого быстродействующего БУ фиг. 9 в среде LTspice.In the drawing of FIG. 11 shows the transient response of the leading edge of the proposed high-speed control unit of FIG. 9 in the LTspice environment.
На чертеже фиг. 12 показана переходная характеристика заднего фронта предлагаемого быстродействующего БУ фиг. 9 в среде LTspice.In the drawing of FIG. 12 shows the transition response of the trailing edge of the proposed fast VU of FIG. 9 in the LTspice environment.
На чертеже фиг. 13 в таблице 2 представлены скорости нарастания предлагаемого БУ фиг. 9 для переднего и заднего фронтов.In the drawing of FIG. 13, Table 2 shows the slew rates of the proposed CU of FIG. 9 for leading and trailing edges.
На чертеже фиг. 14 приведена амплитудная характеристика предлагаемого быстродействующего БУ фиг. 9 в среде LTspice.In the drawing of FIG. 14 shows the amplitude characteristic of the proposed high-speed control unit of FIG. 9 in the LTspice environment.
Быстродействующий буферный усилитель с нелинейной коррекцией класса АВ фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, общая эмиттерная цепь которых связана через первый 5 источник опорного тока с первой 6 шиной источника питания, первое 7 токовое зеркало, согласованное со второй 8 шиной источника питания, вход которого соединен с коллектором первого 3 входного транзистора, а выход связан с коллектором второго 4 входного транзистора и базой первого 9 выходного транзистора, база первого 3 входного транзистора соединена со входом 1 устройства, а база второго 4 входного транзистора соединена с эмиттером первого 9 выходного транзистора и связана с выходом устройства 2, третий 10 и четвертый 11 входные транзисторы, общая эмиттерная цепь которых соединена через второй 12 источник опорного тока со второй 8 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 6 шиной источника питания, вход которого соединен с коллектором третьего 10 входного транзистора, а выход связан с коллектором четвертого 11 входного транзистора и базой второго 14 выходного транзистора, база третьего 10 входного транзистора подключена ко входу 1 устройства, а база четвертого 11 входного транзистора соединена с эмиттером второго 14 выходного транзистора и связана с выходом устройства 2, причем коллектор первого 9 выходного транзистора соединен со второй 8 шиной источника питания, а коллектор второго 14 выходного транзистора связан с первой 6 шиной источника питания. В схему введены первый 15, второй 16, третий 17 и четвертый 18 дополнительные транзисторы, базы первого 15 и второго 16 дополнительных транзисторов подключены к выходу 2 устройства, эмиттер первого 15 дополнительного транзистора соединен со второй 8 шиной источника питания через первый 19 дополнительный источник опорного тока и соединен с базой третьего 17 дополнительного транзистора, коллектор которого согласован со второй 8 шиной источника питания, эмиттер второго 16 дополнительного транзистора соединен с первой 6 шиной источника питания через второй 20 дополнительный источник опорного тока и соединен с базой четвертого 18 дополнительного транзистора, коллектор которого согласован с первой 6 шиной источника питания, коллектор второго 16 дополнительного транзистора соединен со второй 8 шиной источника питания, коллектор первого 15 дополнительного т транзистора связан с первой 6 шиной источника питания, эмиттер третьего 17 дополнительного транзистора соединен с объединенными эмиттерами третьего 10 и четвертого 11 входных транзисторов, а эмиттер четвертого 18 дополнительного транзистора соединен с объединенными эмиттерами первого 3 и второго 4 входных транзисторов. Резистор 21 моделирует свойства нагрузки Rн, подключаемой к выходу устройства 2.Fast buffer amplifier with class AB non-linear equalization of FIG. 2 contains
Рассмотрим вначале работу схемы буферного усилителя – прототипа фиг. 1.Consider first the operation of the buffer amplifier circuit - the prototype of Fig. 1.
При импульсном изменении входного напряжения положительной полярности первый 3 входной транзистор практически мгновенно переключается - его эмиттерный и коллекторный токи становятся равными току первого 5 источника опорного тока, а второй 4 входной транзистор запирается по цепи эмиттера. Как следствие, суммарная емкость СΣ1 в высокоимпедансном узле Σ1 перезаряжается сравнительно малым током I5=2I0 и имеет «пилообразную» форму с крутизнойWith a pulsed change in the input voltage of positive polarity, the first 3rd input transistor switches almost instantly - its emitter and collector currents become equal to the current of the first 5th reference current source, and the second 4th input transistor is locked in the emitter circuit. As a result, the total capacitance С Σ1 in the high-impedance node Σ 1 is recharged by a relatively small current I 5 =2I 0 and has a "sawtooth" shape with a steepness
Как следствие, напряжение в высокоимпедансном узле Σ1 (uΣ1) передается через эмиттерный повторитель на первом 9 выходном транзисторе на выход 2 устройства. Поэтому максимальная скорость нарастания выходного напряжения БУ-прототипа также определяется формулой (1), из которой следует, что при фиксированных значениях 
Введение новых элементов и связей между ними в соответствии с формулой изобретения позволяет повысить максимальную скорость нарастания выходного напряжения БУ фиг. 2 в 8-10 раз при сохранении статического токопотребления на уровне БУ-прототипа. Действительно, при импульсном изменении входного напряжения положительной полярности в схеме фиг. 2 импульсный коллекторный ток первого 3 входного транзистора не ограничивается уровнем I5=2I0 - к нему добавляется импульсный ток эмиттера iэ18 (+) открывающегося четвертого 18 дополнительного транзистора . Этот ток зависит от разности входного и выходного напряжения БУ. Когда эта разность велика (начальный участок переходного процесса), то ток iэ18 (+) принимает большие значения, что способствует более быстрому перезаряду паразитной емкости
При больших отрицательных импульсных сигналах получаются аналогичные результаты, что отражено на графиках фиг. 12 и в таблице 2 на чертеже фиг. 13 – максимальная скорость нарастания улучшается в 7,8 раз.With large negative pulse signals, similar results are obtained, which is reflected in the graphs of Fig. 12 and in table 2 in FIG. 13 - The maximum slew rate is improved by 7.8 times.
Введение в некоторых случаях вспомогательных резисторов R1, R2 в схеме фиг. 9 позволяет уменьшить статические коллекторные токи первого 9 и второго 14 выходных транзисторов до уровня менее 100 мкА. The introduction in some cases of auxiliary resistors R1, R2 in the circuit of FIG. 9 allows you to reduce the static collector currents of the first 9 and second 14 output transistors to a level of less than 100 μA.
Дальнейшее увеличение SR в рассматриваемой схеме БУ фиг. 2 в 10-100 раз возможно за счет уменьшения зоны нечувствительности нелинейных параллельных каналов на третьем 17 и четвертом 18 дополнительных транзисторах. Это можно осуществить включением дополнительных низкоомных резисторов или p-n переходов в эмиттеры транзисторов первого 15 и второго 16 дополнительных транзисторов, которые создадут начальное смещение эмиттерно-базовых переходов третьего 17 и четвертого 18 дополнительных транзисторов и обеспечат их переход из отсечки в активный режим при меньшей разности между входным и выходным напряжениями БУ. В конечном итоге такой схемотехнический прием позволяет получить более высокие значения SR в рассматриваемом БУ.A further increase in SR in the considered CU scheme of Fig. 2 10-100 times possible by reducing the dead zone of the nonlinear parallel channels on the third 17 and fourth 18 additional transistors. This can be done by turning on additional low-resistance resistors or p-n junctions in the emitters of the transistors of the first 15 and second 16 additional transistors, which will create an initial offset of the emitter-base junctions of the third 17 and fourth 18 additional transistors and ensure their transition from cutoff to active mode with a smaller difference between the input and output voltages of the control unit. Ultimately, such a circuit technique allows you to get higher values of SR in the considered CU.
Таким образом, предлагаемый буферный усилитель имеет существенные преимущества в сравнении с БУ-прототипом по быстродействию.Thus, the proposed buffer amplifier has significant advantages over the CU prototype in terms of speed.
БИБЛИОГРАФИЧЕСКИЙ СПИСОКREFERENCES
1. Патент US 6.724.260, fig. 12, 2004 г.1. Patent US 6.724.260, fig. 12, 2004
2. Патент US 6.724.260 B2, fig. 12, 2004 г.2. Patent US 6.724.260 B2, fig. 12, 2004
3. Патент US 5.291.149, fig. 3, 1994 г.3. Patent US 5.291.149, fig. 3, 1994
4. Патент US 6.268.769, fig. 3, 2001 г.4. Patent US 6.268.769, fig. 3, 2001
5. Патент US 4.636.743, fig. 1, 1987 г.5. Patent US 4.636.743, fig. 1, 1987
6. Патент US 4.783.637, fig. 1, 1988 г.6. Patent US 4.783.637, fig. 1, 1988
7. Патент US 5.225.791, fig. 2, 1993 г.7. Patent US 5.225.791, fig. 2, 1993
8. Патент US 5.512.859, fig. 1, 1996 г.8. Patent US 5.512.859, fig. 1, 1996
9. Патент US 3.968.451, fig. 7, 1976 г.9. Patent US 3.968.451, fig. 7, 1976
10. Патент SU 1220105, fig. 1, 1982 г.10. Patent SU 1220105, fig. 1, 1982
Claims (1)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2790615C1 true RU2790615C1 (en) | 2023-02-28 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378938A (en) * | 1993-02-05 | 1995-01-03 | Hughes Aircraft Company | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction |
| US6724260B2 (en) * | 2002-03-28 | 2004-04-20 | Texas Instruments Incorporated | Low power current feedback amplifier |
| US20090039961A1 (en) * | 2007-08-07 | 2009-02-12 | Texas Instruments Incorporated | Low quiescent current output stage and method with improved output drive |
| RU2615066C1 (en) * | 2015-10-13 | 2017-04-03 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Operational amplifier |
| RU2668985C1 (en) * | 2017-11-09 | 2018-10-05 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Quick-acting buffer amplifier |
| RU2687161C1 (en) * | 2018-07-23 | 2019-05-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier for operation at low temperatures |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378938A (en) * | 1993-02-05 | 1995-01-03 | Hughes Aircraft Company | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction |
| US6724260B2 (en) * | 2002-03-28 | 2004-04-20 | Texas Instruments Incorporated | Low power current feedback amplifier |
| US20090039961A1 (en) * | 2007-08-07 | 2009-02-12 | Texas Instruments Incorporated | Low quiescent current output stage and method with improved output drive |
| RU2615066C1 (en) * | 2015-10-13 | 2017-04-03 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Operational amplifier |
| RU2668985C1 (en) * | 2017-11-09 | 2018-10-05 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Quick-acting buffer amplifier |
| RU2687161C1 (en) * | 2018-07-23 | 2019-05-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier for operation at low temperatures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| JP2885151B2 (en) | Operational amplifier | |
| US4431972A (en) | Push-pull amplifier | |
| JP3666377B2 (en) | Operational amplifier | |
| CN110687950B (en) | Source follower circuit and buffer circuit | |
| EP0284092A2 (en) | Differential Amplifier | |
| KR100361251B1 (en) | Operational amplifier | |
| RU2790615C1 (en) | High-speed buffer amplifier with nonlinear correction class ab | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JP3492891B2 (en) | Output circuit device | |
| RU2346388C1 (en) | Differential amplifier | |
| RU2790616C1 (en) | Fast buffer ab class amplifier | |
| JP3147082B2 (en) | Differential amplifier circuit | |
| RU2310268C1 (en) | Low-voltage powered cascade differential amplifier | |
| JPH0618293B2 (en) | Operational amplifier | |
| RU2710846C1 (en) | Composite transistor based on complementary field-effect transistors with control p-n junction | |
| RU2668968C1 (en) | Fast-acting differential operating amplifier for operation at low temperatures | |
| RU2802051C1 (en) | High-speed op-amplifier output stage | |
| JPH08307224A (en) | Operational amplifier circuit | |
| RU2797168C1 (en) | High-speed operational amplifier with differentiated correction circuits in bridge input differential cascade | |
| US6316999B1 (en) | Operational amplifier | |
| RU2784045C1 (en) | Source voltage follower with a low systematic zero offset voltage component | |
| RU2309531C1 (en) | Differential amplifier with expanded range of cophased signal change | |
| RU2822112C1 (en) | High-speed operational amplifier |