RU2777449C1 - Tester-verifier of custom vlsi - Google Patents

Abstract

FIELD: computer technology.

SUBSTANCE: technical solution relates to the field of computer technology. The expected result is achieved due to the fact that the custom VLSI tester contains an external status monitoring port 1, an external network interface port 2, an external PCI_Express interface port 3, an external JTAG monitoring and control port 4, a reference frequency generator 5, a memory 6 of data and test results, a programmable exchange frequency generator 7, a control FPGA 8, memory 9 of the starting configuration, memory 10 of the working configuration, programmable VLSI operating frequency generator 11, status monitoring unit 12, the contacting device 13 with the VLSI cooling fan and radiator, the VLSI controlled power supply unit 14 and the VLSI power management unit 15.

EFFECT: expanding the testing functionality by checking custom VLSI at operating frequencies, as well as reducing the development and verification time of custom VLSI.

1 cl, 2 dwg

Description

ОБЛАСТЬ ТЕХНИКИFIELD OF TECHNOLOGY

Изобретение относится к контрольно-измерительной технике, в частности к области автоматического тестового оборудования и может применяться для испытаний заказных СБИС на рабочих частотах и верификации их проектов на ПЛИС в процессе разработки.The invention relates to instrumentation, in particular to the field of automatic test equipment and can be used to test custom-made VLSI at operating frequencies and verify their projects on FPGAs in the development process.

ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИPRIOR ART

При создании высокопроизводительных вычислительных средств широкой номенклатуры заказных СБИС важно сокращение общего срока их разработки и производства. При разработке заказных СБИС широко применяется математическое моделирование, по результатам которого принимаются решения о производстве СБИС. Однако в связи с увеличением вычислительных ресурсов и усложнением рабочих алгоритмов заказных СБИС математическое моделирование также требует увеличения затрат, чтобы не снижать качество разработки. А это в первую очередь сильно увеличивает как время разработки заказных СБИС, так и время проверки работоспособности СБИС после изготовления.When creating high-performance computing tools for a wide range of custom-made VLSI, it is important to reduce the total time for their development and production. When developing custom-made VLSI, mathematical modeling is widely used, based on the results of which decisions are made on the production of VLSI. However, due to the increase in computing resources and the complexity of the working algorithms of custom-made VLSI, mathematical modeling also requires an increase in costs so as not to reduce the quality of development. And this, first of all, greatly increases both the time for the development of custom-made VLSI, and the time for checking the operability of the VLSI after manufacturing.

Известна схема тестера автоматического контроля оборудования, приведенная в описании патента форматера, (RU №272685 С1, МПК G01R 31/00, заявлен 30.12.2020, опубликован 29.07.2021 Бюл. №22), содержащая вычислительный блок 500, блок 507 подключения к объекту контроля и многоканальный измерительный блок 501, каждый из каналов которого содержит генератор тестовой последовательности 502, обработчик ошибок 504, драйвер 505, компаратор 506 и форматер 503.Known scheme of the tester for automatic control of equipment, given in the description of the formatter patent, (RU No. 272685 C1, IPC G01R 31/00, declared 12/30/2020, published 07/29/2021 Bull. No. 22), containing a computing unit 500, a block 507 for connecting to an object control and a multi-channel measuring unit 501, each of the channels of which contains a test sequence generator 502, an error handler 504, a driver 505, a comparator 506 and a formatter 503.

Недостатком данного тестера автоматического контроля оборудования является отсутствие возможности контроля работоспособности СБИС на рабочих частотах.The disadvantage of this tester for automatic equipment control is the inability to control the VLSI performance at operating frequencies.

Причиной, препятствующей достижению технического результата, является ограничение рабочей частоты СБИС тактом подачи тестовых векторов входных воздействий.The reason hindering the achievement of the technical result is the limitation of the VLSI operating frequency by the cycle of supplying test vectors of input actions.

Известен автономный вычислительный модуль с субмодулями (RU №2748299 С1, МПК G06F 13/00, G06F 15/00, заявлен 02.10.2020, опубликован 21.05.2021 Бюл. №15), содержащий внешний порт 2 консольного управления, группу из N внешних сетевых портов 3₁, …, 3_N, блок 4 индикации состояния, внешний порт 6 контроля и управления вычислительными ПЛИС, внешний порт 8 мониторинга и управления, блок 9 контроля и управления питанием, консоль 16 ручного управления, внешний порт 20 контроля и управления СБИС, блок 29 консольного управления, и группу из N субмодулей 22₁, …, 22_N, каждый из которых содержит вычислительную ПЛИС 1, группу из K вычислительных СБИС 5₁…5_К, процессорное ядро 7, блок 15 контроля и управления питанием вычислительных СБИС, память 10 конфигураций вычислительной ПЛИС, оперативную память 11 процессорного ядра, оперативную память 12, блок 13 мониторинга, блок 14 индивидуальной настройки рабочих частот вычислительных СБИС, Flash память 19, блок 27 оперативной реконфигурации вычислительной ПЛИС и память 28 стартовой программы процессорного ядра.An autonomous computing module with submodules is known (RU No. 2748299 C1, IPC G06F 13/00, G06F 15/00, announced on 10/02/2020, published on 05/21/2021 Bull. No. 15), containing an external console control port 2, a group of N external network ports 3_one, …, 3_N, a status indication unit 4, an external port 6 for monitoring and controlling computing FPGAs, an external monitoring and control port 8, a power control and management unit 9, a manual control console 16, an external port 20 for monitoring and controlling VLSI, a console control unit 29, and a group of N submodules 22_one, …, 22_N, each of which contains a computational FPGA 1, a group of K computational VLSI 5_one…5_To, processor core 7, block 15 for monitoring and managing the power of computing VLSI, memory 10 configurations of the computing FPGA, RAM 11 of the processor core, RAM 12, monitoring unit 13, unit 14 for individual adjustment of the operating frequencies of computing VLSI, Flash memory 19, unit 27 operational reconfiguration of the computing FPGA and memory 28 of the starting program of the processor core.

Недостатком данного автономного вычислительного модуля с субмодулями является отсутствие возможности организации оперативного контроля работоспособности партий вычислительных СБИС, например, при осуществлении входного контроля компонент перед их установкой в рабочие модули.The disadvantage of this stand-alone computing module with submodules is the inability to organize operational monitoring of the performance of batches of computing VLSI, for example, when performing input control of components before they are installed in working modules.

Причиной, препятствующей достижению технического результата является трудоемкость замены проверяемых СБИС на их посадочных местах.The reason hindering the achievement of the technical result is the complexity of replacing the tested VLSI at their seats.

Наиболее близкими устройствами, к заявленному изобретению, по совокупности признаков являются принятые за прототипы тестеры микросхем FORMULA-HF и FORMULA-HF-ULTRA предназначенные для функционального и параметрического контроля СБИС (http://www.form.ru/products/chip/), содержащие входной интерфейс взаимодействия с управляющей вычислительной машиной, память тестовых векторов воздействий и память векторов результатов, блок управления тестированием, блоки входных и выходных преобразователей уровней сигналов, плату прижимного устройства и комплект плат адаптеров для установки контролируемых СБИС.The closest devices to the claimed invention, in terms of the totality of features, are the FORMULA-HF and FORMULA-HF-ULTRA chip testers adopted as prototypes, designed for functional and parametric control of VLSI (http://www.form.ru/products/chip/), containing an input interface for interaction with a control computer, a memory of test impact vectors and a memory of result vectors, a test control unit, blocks of input and output signal level converters, a clamping device board and a set of adapter boards for installing controlled VLSI.

Недостатком данных тестеров микросхем является отсутствие возможности контроля работоспособности СБИС на рабочих частотах.The disadvantage of these chip testers is the lack of the ability to control the performance of VLSI at operating frequencies.

Причиной, препятствующей достижению технического результата, является ограничение рабочей частоты СБИС тактом подачи тестовых векторов входных воздействий.The reason hindering the achievement of the technical result is the limitation of the VLSI operating frequency by the cycle of supplying test vectors of input actions.

ЗАДАЧА ИЗОБРЕТЕНИЯOBJECT OF THE INVENTION

Задача, на решение которой направлено предлагаемое изобретение, заключается в создании компактного и простого в эксплуатации тестера-верификатора для проведения функционального контроля, проверки работоспособности заказных СБИС и для верификации проектов на ПЛИС в процессе разработки СБИС.The task to be solved by the present invention is to create a compact and easy-to-use tester-verifier for functional control, testing the performance of custom VLSI and for verifying projects on FPGAs in the process of developing VLSI.

Техническим результатом предлагаемого изобретения являются расширение функциональных возможностей тестирования за счет проверки заказных СБИС на рабочих частотах, сокращение времени разработки и проверки заказных СБИС.The technical result of the invention is the expansion of testing functionality by testing custom VLSI at operating frequencies, reducing the development time and testing custom VLSI.

КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯBRIEF DESCRIPTION OF THE INVENTION

Указанный технический результат при осуществлении изобретения достигается тем, что тестер-верификатор заказных СБИС содержит внешний порт 1 мониторинга состояния, внешний порт 2 сетевого интерфейса, внешний порт 3 интерфейса PCI_Express, внешний порт 4 контроля и управления JTAG, генератор 5 опорной частоты, память 6 данных и результатов тестирования, программируемый генератор 7 частоты обмена, управляющую ПЛИС 8, память 9 стартовой конфигурации, память 10 рабочей конфигурации, программируемый генератор 11 рабочей частоты СБИС, блок 12 мониторинга состояния, контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС, блок 14 управляемых источников питания СБИС и блок 15 управления питанием СБИС,The specified technical result in the implementation of the invention is achieved by the fact that the tester-verifier of custom VLSI contains an external status monitoring port 1, an external port 2 of a network interface, an external port 3 of the PCI_Express interface, an external port 4 of JTAG control and management, a reference frequency generator 5, a data memory 6 and test results, a programmable exchange frequency generator 7, a control FPGA 8, a start configuration memory 9, a working configuration memory 10, a programmable VLSI operating frequency generator 11, a state monitoring unit 12, a contact device 13 with a fan and a VLSI cooling radiator, a block of 14 controlled sources VLSI power supply and VLSI power control unit 15,

причем внешние порты 2 сетевого интерфейса, 3 интерфейса PCI_Express и 4 контроля и управления JTAG соединены с управляющей ПЛИС 8, которая соединена с генератором 5 опорной частоты, с памятью 6 данных и результатов тестирования, с программируемым генератором 7 частоты обмена СБИС, с памятью 9 стартовой конфигурации, с памятью 10 рабочей конфигурации, с программируемым генератором 11 рабочей частоты СБИС, с блоком 12 мониторинга состояния, с блоком 15 управления питанием СБИС и шинами 16 управления и обмена данными и 17 конфигурирования с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, которое соединено с программируемыми генераторами 7 частоты обмена и 11 рабочей частоты СБИС, блоком 12 мониторинга состояния и блоком 14 управляемых источников питания СБИС,moreover, the external ports 2 of the network interface, 3 of the PCI_Express interface and 4 of the JTAG control and management are connected to the control FPGA 8, which is connected to the reference frequency generator 5, with the memory 6 of data and test results, with the programmable VLSI exchange frequency generator 7, with the start memory 9 configuration, with a memory 10 of the working configuration, with a programmable generator 11 of the VLSI operating frequency, with a state monitoring unit 12, with a VLSI power control unit 15 and control and data exchange buses 16 and 17 configuration with a contact device 13 with a fan and a VLSI cooling radiator, which connected to programmable generators 7 of the exchange frequency and 11 of the VLSI operating frequency, the state monitoring unit 12 and the unit 14 of the controlled VLSI power supplies,

кроме того внешний порт 4 контроля и управления JTAG соединен с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, а внешний порт 1 мониторинга состояния соединен с блоком 12 мониторинга состояния, который соединен с блоком 14 управляемых источников питания СБИС, которые соединены с блоком 15 управления питанием СБИС.in addition, the external JTAG monitoring and control port 4 is connected to the contact device 13 with a fan and VLSI cooling radiator, and the external status monitoring port 1 is connected to the status monitoring unit 12, which is connected to the VLSI controlled power supply unit 14, which are connected to the control unit 15 VLSI power supply.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙBRIEF DESCRIPTION OF THE DRAWINGS

На фиг. 1 приведена функциональная схема тестера-верификатора заказных СБИС.In FIG. 1 shows a functional diagram of a tester-verifier of custom VLSI.

На фиг. 2 приведен внешний вид тестера-верификатора заказных СБИС.In FIG. 2 shows the appearance of the tester-verifier of custom VLSI.

На фиг. 1, фиг. 2 и в тексте приняты следующие сокращения и обозначения:In FIG. 1, fig. 2 and the following abbreviations and designations are adopted in the text:

КУ - контактирующее устройство с вентилятором и радиатором охлаждения СБИС;KU - contacting device with a fan and VLSI cooling radiator;

1 - внешний порт мониторинга состояния;1 - external status monitoring port;

2 - внешний порт сетевого интерфейса;2 - external port of the network interface;

3 - внешний порт интерфейса PCI_Express;3 - external port of the PCI_Express interface;

4 - внешний порт контроля и управления JTAG;4 - external port for control and management of JTAG;

5 - генератор опорной частоты;5 - reference frequency generator;

6 - память данных и результатов тестирования;6 - memory of data and test results;

7 - программируемый генератор частоты обмена;7 - programmable exchange frequency generator;

8 - управляющая ПЛИС;8 - control FPGA;

9 - память стартовой конфигурации;9 - memory of the starting configuration;

10 - память рабочей конфигурации;10 - working configuration memory;

11 - программируемый генератор рабочей частоты СБИС;11 - programmable VLSI operating frequency generator;

12 - блок мониторинга состояния;12 - state monitoring unit;

13 - контактирующее устройство с вентилятором и радиатором охлаждения СБИС;13 - contact device with a fan and VLSI cooling radiator;

14 - блок управляемых источников питания СБИС;14 - block of VLSI controlled power supplies;

15 - блок управления питанием СБИС;15 - VLSI power control unit;

16 - шина управления и обмена данными;16 - bus control and data exchange;

17 - шина конфигурирования.17 - configuration bus.

ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯDETAILED DESCRIPTION OF THE INVENTION

Предлагаемый тестер-верификатор осуществляет тестирование заказных СБИС или ПЛИС на этапе верификации проектов СБИС, установленных в контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС.The proposed tester-verifier performs testing of custom-made VLSI or FPGA at the stage of verification of VLSI projects installed in the contact device 13 with a fan and VLSI cooling radiator.

Предлагаемый тестер-верификатор заказных СБИС работает под управлением ЭВМ (управляющая ЭВМ), к которой он подключается своими внешними портами 1-4 непосредственно или через соответствующие коммутаторы.The proposed tester-verifier of custom VLSI operates under the control of a computer (control computer), to which it is connected by its external ports 1-4 directly or through appropriate switches.

Управляющая ЭВМ осуществляет управление верификацией проектов заказных СБИС на этапе их разработки, управление тестированием заказных СБИС на этапе их входного контроля по внешнему порту 2 сетевого интерфейса или по внешнему порту 3 интерфейса PCI_Express управляющей ПЛИС 8 в зависимости от условий применения. Кроме того управляющая ЭВМ производит загрузку текущей рабочей конфигурации в управляющую ПЛИС 8 и в память 9 стартовой конфигурации по внешнему порту 4 контроля и управления JTAG, а также осуществляет мониторинг состояния испытуемых заказных СБИС (температура, напряжение питания) по внешнему порту 1 мониторинга и управления.The control computer manages the verification of custom VLSI projects at the stage of their development, manages the testing of custom VLSI at the stage of their input control via the external port 2 of the network interface or via the external port 3 of the PCI_Express interface of the control FPGA 8, depending on the application conditions. In addition, the control computer loads the current working configuration into the control FPGA 8 and into the memory 9 of the starting configuration via the external JTAG control and control port 4, and also monitors the status of the tested custom VLSI (temperature, supply voltage) via the external monitoring and control port 1.

Управляющая ПЛИС 8 предназначена для выполнения программы загруженной из памяти 9 стартовой конфигурации и памяти 10 рабочей конфигураций или загруженной по внешнему порту 4 контроля и управления JTAG при отладке программ. Данная программа состоит из неизменной части, осуществляющей поддержку интерфейсов взаимодействия с управляющей ЭВМ по настройке программируемых генераторов 7 частоты обмена и 11 рабочей частоты СБИС, записи в памяти 9 стартовой и 10 рабочей конфигураций и взаимодействия (запись, чтение) с памятью 6 данных и результатов тестирования, и переменной части. Переменная часть программы управляющей ПЛИС 8 осуществляет обмен памяти 6 данных и результатов тестирования с испытуемой заказной СБИС или ПЛИС (на этапе верификации проектов СБИС).The control FPGA 8 is designed to execute the program loaded from the memory 9 of the starting configuration and the memory 10 of the working configuration or loaded via the external port 4 of the JTAG control and management when debugging programs. This program consists of an unchanged part that supports interfaces for interaction with the control computer for setting up programmable generators 7 of the exchange frequency and 11 of the VLSI operating frequency, recording in memory 9 starting and 10 working configurations and interacting (writing, reading) with memory 6 data and test results , and the variable part. The variable part of the control FPGA program 8 exchanges data memory 6 and test results with the tested custom VLSI or FPGA (at the stage of VLSI project verification).

Память 9 стартовой конфигурации предназначена для хранения базовой программы управляющей ПЛИС 8, которая загружается в нее при включении питания и обеспечивает настройку программируемого генератора 11 рабочей частоты, программируемого генератора 7 частоты обмена, управление блоком 14 управляемых источников питания СБИС путем взаимодействия с блоком 15 управления питанием СБИС. Кроме этого базовая программа управляющей ПЛИС 8 обеспечивает поддержку интерфейсов взаимодействия с управляющей ЭВМ по внешнему порту 2 сетевого интерфейса, внешнему порту 3 PCI_Express, запись памяти 10 рабочей конфигурации, запись программы в СБИС или конфигурации в ПЛИС (на этапе верификации проектов СБИС) и реализует команды переконфигурирования управляющей ПЛИС 8 из памяти 10 рабочей конфигурации.Memory 9 start configuration is designed to store the basic program of the control FPGA 8, which is loaded into it when the power is turned on and provides settings for the programmable generator 11 of the operating frequency, the programmable generator 7 for the exchange frequency, control of the block 14 of controlled VLSI power supplies by interacting with the block 15 of the VLSI power management . In addition, the basic program of the control FPGA 8 provides support for interfaces for interaction with the control computer via the external port 2 of the network interface, the external port 3 PCI_Express, the recording of the memory 10 of the working configuration, the recording of the program in VLSI or the configuration in the FPGA (at the stage of verification of VLSI projects) and implements commands reconfiguring the control FPGA 8 from the memory 10 of the working configuration.

Память 10 рабочей конфигурации предназначена для хранения текущей программы управляющей ПЛИС 8, которая реализует тоже, что и базовая программа из памяти 9 стартовой конфигурации, а также обеспечивает еще и текущий (рабочий) обмен с памятью 6 данных и результатов тестирования и текущий (рабочий) интерфейс взаимодействия по шине 16 управления и обмена данными через контактирующее устройство 13 с тестируемой заказной СБИС или ПЛИС (на этапе верификации проектов заказных СБИС). Кроме этого текущая программа, при необходимости, обеспечивает конфигурирование ПЛИС, установленной в КУ 13, по шине 17 конфигурирования на этапе верификации проектов СБИС.The memory 10 of the working configuration is designed to store the current program of the control FPGA 8, which implements the same as the basic program from the memory 9 of the starting configuration, and also provides the current (working) exchange of data and test results with the memory 6 and the current (working) interface interaction via the control bus 16 and data exchange through the contacting device 13 with the tested custom VLSI or FPGA (at the stage of verification of custom VLSI projects). In addition, the current program, if necessary, provides configuration of the FPGA installed in the KU 13, on the bus 17 configuration at the stage of verification of VLSI projects.

Память 6 данных и результатов тестирования предназначена для хранения исходных векторов воздействий и записи векторов результатов тестирования.The memory 6 of data and test results is intended for storing the initial impact vectors and recording test result vectors.

Программируемый генератор 7 частоты обмена предназначен для задания частоты обмена между тестируемой заказной СБИС и управляющей ПЛИС 8.The programmable exchange frequency generator 7 is designed to set the exchange frequency between the tested custom VLSI and the control FPGA 8.

Программируемый генератор 11 рабочей частоты СБИС предназначен для формирования сетки рабочих частот СБИС или ПЛИС на этапе верификации проектов СБИС, установленных в КУ 13.The programmable generator 11 of the VLSI operating frequency is designed to form a grid of VLSI or FPGA operating frequencies at the stage of verification of VLSI projects installed in KU 13.

Генератор 5 опорной частоты предназначен для формирования управляющей ПЛИС 8 опорных частот взаимодействия по внешнему порту 2 сетевого интерфейса и внешнему порту 3 интерфейса PCI_Express, а также формирования внутренней частоты работы управляющей ПЛИС 8.The reference frequency generator 5 is designed to form the control FPGA 8 of the reference frequencies of interaction on the external port 2 of the network interface and the external port 3 of the PCI_Express interface, as well as the formation of the internal frequency of the control FPGA 8.

Блок 12 мониторинга состояния предназначен для контроля температурного режима заказной СБИС или ПЛИС (на этапе верификации проектов СБИС), установленной в КУ 13, и напряжений блока 14 управляемых источников питания.The state monitoring unit 12 is designed to control the temperature regime of a custom VLSI or FPGA (at the stage of VLSI project verification) installed in the KU 13, and the voltages of the controllable power supply unit 14.

Контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС предназначено для установки и подключения испытуемого заказного СБИС или ПЛИС (на этапе верификации проектов СБИС) к управляющей ПЛИС 8, а также охлаждения во время испытаний.The contact device 13 with a fan and VLSI cooling radiator is designed for installation and connection of the tested custom VLSI or FPGA (at the stage of VLSI project verification) to the control FPGA 8, as well as for cooling during testing.

Блок 14 управляемых источников питания СБИС совместно с блоком 15 управления питанием СБИС предназначены для обеспечения питания СБИС или ПЛИС (на этапе верификации проектов СБИС) заданными номиналами.Block 14 of VLSI controlled power supplies together with VLSI power control unit 15 are designed to provide power to VLSI or FPGA (at the stage of verification of VLSI projects) with specified ratings.

Внешний порт 2 сетевого интерфейса предназначен для взаимодействия с управляющей ЭВМ, в случае организации нескольких рабочих мест для контроля, или для удаленной работы разработчиков заказных СБИС при верификации проектов. В данном случае тестеры-верификаторы могут работать как с индивидуальными управляющими ЭВМ, так и подключаться к сети пользователей через сетевой коммутатор.External port 2 of the network interface is intended for interaction with the control computer, in case of organizing several workstations for control, or for remote work of developers of custom VLSI during project verification. In this case, testers-verifiers can work both with individual control computers and connect to the user network through a network switch.

В предлагаемом изобретении, вместо трудоемкого математического временного моделирования проектов заказных СБИС, осуществляется верификация проектов реализованных на ПЛИС, которая устанавливается в КУ 13 вместо заказной СБИС.In the proposed invention, instead of laborious mathematical temporal modeling of custom VLSI projects, verification of projects implemented on the FPGA is carried out, which is installed in KU 13 instead of the custom VLSI.

Исходными векторами воздействий и векторами результатов для верификации проектов заказных СБИС могут служить данные и результаты функционального моделирования их проектов. Формальные описания заказных СБИС компилируются (реализуются) на ПЛИС, которая устанавливается в КУ 13, с целью осуществления проверки данных описаний на корректность перед выпуском документации на изготовление СБИС.Data and results of functional modeling of their projects can serve as initial impact vectors and result vectors for verification of custom VLSI designs. Formal descriptions of custom VLSI are compiled (implemented) on the FPGA, which is installed in KU 13, in order to check these descriptions for correctness before issuing documentation for the manufacture of VLSI.

При проведении верификации проектов СБИС тестер-верификатор работает следующим образом.When verifying VLSI projects, the tester-verifier works as follows.

После установки в КУ 13 ПЛИС для верификации проектов заказных СБИС загружается программа в управляющую ПЛИС 8 из памяти 9 стартовой конфигурации. Если данная программа не соответствует верифицируемому проекту заказной СБИС, то соответствующая программа загружается из управляющей ЭВМ в память 10 рабочей конфигурации. После этого выполняется конфигурирование управляющей ПЛИС 8 из памяти 10 рабочей конфигурации соответствующей программой.After installation in KU 13 FPGA for verification of custom VLSI projects, the program is loaded into the control FPGA 8 from memory 9 of the starting configuration. If this program does not correspond to the verified project of the custom VLSI, then the corresponding program is loaded from the control computer into the memory 10 of the working configuration. After that, the control FPGA 8 is configured from the working configuration memory 10 by the corresponding program.

Далее после подачи питания в КУ 13 на ПЛИС осуществляется ее конфигурирование очередной программой верификации разрабатываемого СБИС. После этого управляющая ЭВМ осуществляет настройку программируемых генераторов 7 частоты обмена и 11 рабочей частоты, а также загрузку памяти 6 данных и результатов тестирования для верификации проектов разрабатываемых СБИС. Далее выполняется верификация проекта путем подачи векторов воздействий из памяти 6 и записи в память 6 векторов результатов верификации. По окончании очередного интервала верификации, результаты считываются из памяти 6 в управляющую ЭВМ для сравнения с эталоном.Further, after power is supplied to KU 13 on the FPGA, it is configured by the next verification program of the developed VLSI. After that, the control computer configures the programmable generators 7 of the exchange frequency and 11 of the operating frequency, as well as loading the memory 6 of data and test results to verify the projects of the developed VLSI. Next, the project is verified by supplying impact vectors from memory 6 and writing to memory 6 vectors of verification results. At the end of the next verification interval, the results are read from memory 6 to the control computer for comparison with the standard.

При этом во время верификации управляющая ЭВМ осуществляет температурный контроль ПЛИС и контроль напряжений ее питания по внешнему порту 1 посредством блока 12 мониторинга состояния. В случае выхода температуры или напряжений питания из заданных пределов возможно аварийное отключение питания СБИС. Это связано с тем, что на этапе верификации осуществляется отладка проектов заказных СБИС, которые могут содержать ошибки, приводящие к перегревам ПЛИС верификации.At the same time, during verification, the control computer performs temperature control of the FPGA and control of its supply voltage via the external port 1 by means of the state monitoring unit 12. If the temperature or supply voltages go beyond the specified limits, an emergency shutdown of the VLSI power supply is possible. This is due to the fact that at the verification stage, custom VLSI projects are debugged, which may contain errors that lead to overheating of the verification FPGA.

Так как интервалы верификации достаточно короткие и соответствуют интервалам функционального математического (машинного) моделирования, тестеры-верификаторы могут подключаться к сети пользователей-разработчиков заказных СБИС в многопользовательском режиме работы, что приводит к сокращению сроков разработки заказных СБИС и ускорению подготовки тестов для проверки заказных СБИС.Since the verification intervals are quite short and correspond to the intervals of functional mathematical (machine) modeling, testers-verifiers can connect to the network of users-developers of custom VLSI in a multi-user mode of operation, which leads to a reduction in the development time for custom VLSI and accelerates the preparation of tests for testing custom VLSI.

При проведении испытаний партий заказных СБИС тестер-верификатор работает следующим образом.When testing batches of custom-made VLSI, the tester-verifier works as follows.

Проведение испытаний партий заказных СБИС осуществляется на индивидуальных рабочих местах для обеспечения возможности оперативной замены испытуемых заказных СБИС в КУ 13.Testing of batches of custom-made VLSI is carried out at individual workplaces to ensure the possibility of prompt replacement of the tested custom-made VLSI in CU 13.

Внешний порт 3 интерфейса PCI_Express предназначен для высокоскоростного взаимодействия с управляющей ЭВМ при проведении испытаний партий заказных СБИС на индивидуальных рабочих местах без выключения питания на управляющей ЭВМ, управляющей ПЛИС 8 и программируемых генераторах 7 и 11 (монопольный режим работы).The external port 3 of the PCI_Express interface is designed for high-speed interaction with the control computer when testing batches of custom-made VLSI at individual workstations without turning off the power on the control computer, control FPGA 8 and programmable generators 7 and 11 (exclusive operation mode).

После включения управляющей ЭВМ, загружается программа в управляющую ПЛИС 8 из памяти 9 стартовой конфигурации. Если программа управляющей ПЛИС 8 не соответствует испытуемой заказной СБИС, соответствующая программа загружается из управляющей ЭВМ в управляющую ПЛИС 8 и в память 10 рабочей конфигурации. После этого управляющая ЭВМ осуществляет программирование генератора 7 требуемой частотой обмена, а генератора 11 требуемой рабочей частотой. После загрузки управляющей ЭВМ векторов воздействий в память 6 данных и результатов тестирования осуществляется настройка блока 14 управляемых источников питания СБИС блоком 15 управления питанием СБИС. После включения питания на испытуемой заказной СБИС в КУ 13 выполняется ее тестирование. Вектора результатов тестирования записываются в память 6 данных и результатов тестирования, и по окончании тестирования выгружаются из нее для сравнения в управляющей ЭВМ с эталонными для выработки признаков "годен" или "брак".After turning on the control computer, the program is loaded into the control FPGA 8 from the memory 9 of the starting configuration. If the program of the control FPGA 8 does not correspond to the tested custom VLSI, the corresponding program is loaded from the control computer into the control FPGA 8 and into the memory 10 of the working configuration. After that, the control computer programs the generator 7 with the required exchange frequency, and the generator 11 with the required operating frequency. After loading the control computer of the impact vectors into the memory 6 of the data and test results, the unit 14 of the controlled VLSI power supplies is configured by the unit 15 of the VLSI power control. After turning on the power on the tested custom-made VLSI in KU 13, it is tested. The vectors of test results are recorded in the memory 6 of data and test results, and upon completion of testing, they are unloaded from it for comparison in the control computer with the reference ones in order to develop signs "good" or "defective".

Интервалов проверки для одного заказного СБИС может быть несколько, в зависимости от сложности решаемых задач. При этом на протяжении всей проверки управляющая ЭВМ осуществляет температурный контроль испытуемой СБИС и контроль напряжений ее питания по внешнему порту 1 посредством блока 12 мониторинга состояния. Случаи выхода температуры или питаний из заданных пределов фиксируются в результирующем протоколе испытаний.There may be several check intervals for one custom-made VLSI, depending on the complexity of the tasks being solved. At the same time, throughout the test, the control computer performs temperature control of the VLSI under test and control of its supply voltage via the external port 1 by means of the state monitoring unit 12. Cases of temperature or power out of the specified limits are recorded in the resulting test report.

По окончании всех интервалов проверки с испытуемого СБИС в КУ 13 снимается напряжение питания, выключается вентилятор охлаждения, СБИС вынимается из обесточенного КУ 13. Затем устанавливается очередная испытуемая заказная СБИС и включается вентилятор охлаждения. Только после этого подается питание на КУ 13.At the end of all test intervals, the supply voltage is removed from the tested VLSI in KU 13, the cooling fan is turned off, the VLSI is removed from the de-energized KU 13. Then the next tested custom VLSI is installed and the cooling fan is turned on. Only after that power is supplied to KU 13.

Сокращение времени проверки партий заказных СБИС осуществляется за счет простого тиражирования рабочих мест и использования высокоскоростного внешнего порта 3 интерфейса PCI_Express при обмене данными и результатами. Кроме того проверка испытуемых заказных СБИС на рабочих частотах позволяет расширить функциональные возможности тестирования, а наличие принудительного охлаждения с помощью вентилятора и радиатора охлаждения СБИС КУ 13 позволяет также увеличить продолжительность, а следовательно и глубину тестирования за счет расширения набора тестов.Reducing the time for checking batches of custom-made VLSI is carried out by simply replicating workplaces and using a high-speed external port 3 of the PCI_Express interface when exchanging data and results. In addition, checking the tested custom-made VLSI at operating frequencies allows expanding the testing functionality, and the presence of forced cooling using a fan and cooling radiator VLSI KU 13 also allows increasing the duration and, consequently, the depth of testing by expanding the test set.

ПРИМЕР ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯEXAMPLE OF CARRYING OUT THE INVENTION

Внешний вид предлагаемого тестера-верификатора заказных СБИС, подключаемого к управляющей ЭВМ по внешним портам 1,2, 3,4 приведен на фото (фиг. 2), где отмечены:The appearance of the proposed tester-verifier of custom-made VLSI connected to the control computer via external ports 1,2, 3,4 is shown in the photo (Fig. 2), where the following are marked:

1 - внешний порт мониторинга состояния;1 - external status monitoring port;

2 - внешний порт сетевого интерфейса;2 - external port of the network interface;

3 - внешний порт интерфейса PCI_Express;3 - external port of the PCI_Express interface;

4 - внешний порт контроля и управления JTAG;4 - external port for control and management of JTAG;

8 - управляющая ПЛИС;8 - control FPGA;

13 - контактирующее устройство с вентилятором и радиатором охлаждения СБИС.13 - contact device with a fan and VLSI cooling radiator.

Питание платы предлагаемого тестера-верификатора заказных СБИС может осуществляться как от источника +12 V управляющей ЭВМ, так и от автономного источника питания.The board of the proposed tester-verifier of custom-made VLSI can be powered both from the +12 V source of the control computer, and from an independent power source.

Тестер-верификатор может быть выполнен на следующих элементах:The tester-verifier can be executed on the following elements:

управляющая ПЛИС 8 - на микросхеме фирмы Xilinx ZYNQ-7 XC7Z007S-2CLG400E;control FPGA 8 - on a Xilinx ZYNQ-7 XC7Z007S-2CLG400E chip;

памяти 9 стартовой и 10 рабочей конфигураций управляющей ПЛИС 8 - на микросхемах на SPI-памяти N25Q064A11EF640;memory 9 start and 10 working configurations of the control FPGA 8 - on microcircuits on SPI-memory N25Q064A11EF640;

внешний порт 4 контроля и управления JTAG с использованием разъема MOLEX и микросхем CPLD ХС2С64А;external port 4 for JTAG control and management using a MOLEX connector and CPLD XC2C64A chips;

блок 12 мониторинга состояния - на микросхемах TMP461AIRUNT и МАХ1239ЕЕЕ;state monitoring unit 12 - on TMP461AIRUNT and MAX1239EEEE microcircuits;

программируемые генераторы 7 частоты обмена и 11 рабочей частоты СБИС - на микросхемах 570FCA000133DG.programmable generators 7 of the exchange frequency and 11 of the VLSI operating frequency - on microcircuits 570FCA000133DG.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый тестер-верификатор заказных СБИС решает поставленную задачу и соответствует заявляемому техническому результату - расширение функциональных возможностей тестирования за счет проверки заказных СБИС на рабочих частотах, сокращение времени разработки заказных СБИС за счет оперативной верификации их проектов пользователями на ПЛИС в многопользовательском режиме, сокращение времени проверки партий заказных СБИС за счет использования высокоскоростного внешнего порта 3 интерфейса PCI_Express.The above information allows us to conclude that the proposed tester-verifier of custom VLSI solves the problem and corresponds to the claimed technical result - expanding the testing functionality by checking custom VLSI at operating frequencies, reducing the development time of custom VLSI due to the operational verification of their projects by users on the FPGA in multi-user mode, reducing the time for checking batches of custom VLSI by using a high-speed external port 3 of the PCI_Express interface.

Claims (3)

Тестер-верификатор заказных СБИС содержит внешний порт 1 мониторинга состояния, внешний порт 2 сетевого интерфейса, внешний порт 3 интерфейса PCI_Express, внешний порт 4 контроля и управления JTAG, генератор 5 опорной частоты, память 6 данных и результатов тестирования, программируемый генератор 7 частоты обмена, управляющую ПЛИС 8, память 9 стартовой конфигурации, память 10 рабочей конфигурации, программируемый генератор 11 рабочей частоты СБИС, блок 12 мониторинга состояния, контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС, блок 14 управляемых источников питания СБИС и блок 15 управления питанием СБИС,The tester-verifier of custom VLSI contains an external port 1 for monitoring the status, an external port 2 for a network interface, an external port 3 for the PCI_Express interface, an external port 4 for monitoring and controlling JTAG, a reference frequency generator 5, a memory 6 for data and test results, a programmable exchange frequency generator 7, control FPGA 8, start configuration memory 9, working configuration memory 10, VLSI operating frequency programmable generator 11, condition monitoring unit 12, contact device 13 with VLSI fan and cooling radiator, VLSI controlled power supply unit 14 and VLSI power control unit 15, причем внешние порты 2 сетевого интерфейса, 3 интерфейса PCI_Express и 4 контроля и управления JTAG соединены с управляющей ПЛИС 8, которая соединена с генератором 5 опорной частоты, с памятью 6 данных и результатов тестирования, с программируемым генератором 7 частоты обмена СБИС, с памятью 9 стартовой конфигурации, с памятью 10 рабочей конфигурации, с программируемым генератором 11 рабочей частоты СБИС, с блоком 12 мониторинга состояния, с блоком 15 управления питанием СБИС и шинами 16 управления и обмена данными и 17 конфигурирования с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, которое соединено с программируемыми генераторами 7 частоты обмена и 11 рабочей частоты СБИС, блоком 12 мониторинга состояния и блоком 14 управляемых источников питания СБИС,moreover, the external ports 2 of the network interface, 3 of the PCI_Express interface and 4 of the JTAG control and management are connected to the control FPGA 8, which is connected to the reference frequency generator 5, with the memory 6 of data and test results, with the programmable VLSI exchange frequency generator 7, with the start memory 9 configuration, with a memory 10 of the working configuration, with a programmable generator 11 of the VLSI operating frequency, with a state monitoring unit 12, with a VLSI power control unit 15 and control and data exchange buses 16 and 17 configuration with a contact device 13 with a fan and a VLSI cooling radiator, which connected to programmable generators 7 of the exchange frequency and 11 of the VLSI operating frequency, the state monitoring unit 12 and the unit 14 of the controlled VLSI power supplies, кроме того внешний порт 4 контроля и управления JTAG соединен с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, а внешний порт 1 мониторинга состояния соединен с блоком 12 мониторинга состояния, который соединен с блоком 14 управляемых источников питания СБИС, которые соединены с блоком 15 управления питанием СБИС.in addition, the external JTAG monitoring and control port 4 is connected to the contact device 13 with a fan and VLSI cooling radiator, and the external status monitoring port 1 is connected to the status monitoring unit 12, which is connected to the VLSI controlled power supply unit 14, which are connected to the control unit 15 VLSI power supply.

Images