RU2748455C1 - Способ изготовления полупроводникового прибора - Google Patents

Способ изготовления полупроводникового прибора Download PDF

Info

Publication number
RU2748455C1
RU2748455C1 RU2020123351A RU2020123351A RU2748455C1 RU 2748455 C1 RU2748455 C1 RU 2748455C1 RU 2020123351 A RU2020123351 A RU 2020123351A RU 2020123351 A RU2020123351 A RU 2020123351A RU 2748455 C1 RU2748455 C1 RU 2748455C1
Authority
RU
Russia
Prior art keywords
field
gate dielectric
effect transistor
semiconductor device
technology
Prior art date
Application number
RU2020123351A
Other languages
English (en)
Inventor
Асламбек Идрисович Хасанов
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2020123351A priority Critical patent/RU2748455C1/ru
Application granted granted Critical
Publication of RU2748455C1 publication Critical patent/RU2748455C1/ru

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления подзатворного диэлектрика полевого транзистора с пониженным значением тока утечки. Способ изготовления полупроводникового прибора включает процессы формирования активных областей полевого транзистора, электродов к ним и подзатворного диэлектрика, при этом согласно изобретению подзатворный диэлектрик формируют на основе оксида эрбия методом электронно-лучевого испарения в вакууме 1*10-6 Па со скоростью осаждения 0,1 нм/с, толщиной 25 нм с последующим окислением при температуре 600-700°С и отжигом в атмосфере 60% N2 - 40% Н2 в течение 20 мин. Изобретение позволяет повысить процент выхода годных приборов и улучшить их надежность. 1 табл.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления подзатворного диэлектрика полевого транзистора с пониженным значением тока утечки.
Известен способ изготовления полевого транзистора [Пат. №5145798 США, МКИ H01L 21/336] с изолированным затвором. В процессе изготовления полевого транзистора для создания n+ областей истока и стока применяются формирование оксидных боковых стенок затвора с помощью травления, имплантирование фосфора Р и горизонтальная диффузия. В результате под стенками - спейсерами создаются переходные области с плавно изменяющейся концентрацией примесей, расположенные между n+ областями истока и стока и каналом. В таких приборах из-за не технологичности формирование оксидных боковых стенок затвора применением процесса травления образуется большое количество дефектов, которые ухудшают электрические параметры приборов.
Известен способ изготовления полевого транзистора [Пат. №5134452 США, МКИ H01L 29/78] с затворным изолирующим слоем. Изготовление полевого транзистора на толстом защитном слое оксида и на открытой поверхности кремния с областями истока и стока осаждается слой проводящего поликремния, из которого затем формируются электроды стока и стока. После вскрытия канальной области проводится реактивное ионное травление с образованием шероховатой поверхности с размерами неровностей до 50 нм. Затем над канальной областью с помощью ПФХО создается тонкий затворный оксид и формируется затвор.
Недостатками этого способа являются:
- высокие значения токов утечек;
- высокая дефектность;
- низкая технологичность.
Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.
Задача решается тем, что подзатворный диэлектрик полевого транзистора формируется на основе оксида эрбия методом электроннолучевого испарения в вакууме 1*10-6 Па со скоростью осаждения 0,1 нм/с, толщиной 25 нм, с последующим окислением при температуре 600-700°С и отжигом в атмосфере 60% N2 - 40% Н2 в течение 20 мин.
Технология способа состоит в следующем: подзатворный диэлектрик полевого транзистора формируется на основе оксида эрбия на пластинах кремния р-типа проводимости с ориентацией (100), с удельным сопротивлением 10 Ом* см, нанесением эрбия методом электронно-лучевого испарения в вакууме 1*10-6 Па со скоростью осаждения 0,1 нм/с, толщиной 25 нм, с последующим окислением при температуре 600-700°С и отжигом в атмосфере 60% N2 - 40% Н2 в течение 20 мин. Активные области n-канального полевого транзистора и электроды к ним формировали по стандартной технологии.
По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.
Figure 00000001
Figure 00000002
Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 19,2%.
Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Claims (1)

  1. Способ изготовления полупроводникового прибора, включающий процессы формирования активных областей полевого транзистора, электродов к ним и подзатворного диэлектрика, отличающийся тем, что подзатворный диэлектрик формируют на основе оксида эрбия методом электронно-лучевого испарения в вакууме 1*10-6 Па со скоростью осаждения 0,1 нм/с, толщиной 25 нм с последующим окислением при температуре 600-700°С и отжигом в атмосфере 60% N2 - 40% Н2 в течение 20 мин.
RU2020123351A 2020-07-08 2020-07-08 Способ изготовления полупроводникового прибора RU2748455C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020123351A RU2748455C1 (ru) 2020-07-08 2020-07-08 Способ изготовления полупроводникового прибора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020123351A RU2748455C1 (ru) 2020-07-08 2020-07-08 Способ изготовления полупроводникового прибора

Publications (1)

Publication Number Publication Date
RU2748455C1 true RU2748455C1 (ru) 2021-05-25

Family

ID=76033985

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020123351A RU2748455C1 (ru) 2020-07-08 2020-07-08 Способ изготовления полупроводникового прибора

Country Status (1)

Country Link
RU (1) RU2748455C1 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134452A (en) * 1990-04-03 1992-07-28 Mitsubishi Denki Kabushiki Kaisha MIS type FET semiconductor device with gate insulating layer having a high dielectric breakdown strength
RU2606780C1 (ru) * 2015-06-09 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2630708C1 (ru) * 2013-10-30 2017-09-12 Рикох Компани, Лтд. Полевой транзистор, элемент отображения, устройство отображения изображений и система
RU2677500C1 (ru) * 2018-03-07 2019-01-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134452A (en) * 1990-04-03 1992-07-28 Mitsubishi Denki Kabushiki Kaisha MIS type FET semiconductor device with gate insulating layer having a high dielectric breakdown strength
RU2630708C1 (ru) * 2013-10-30 2017-09-12 Рикох Компани, Лтд. Полевой транзистор, элемент отображения, устройство отображения изображений и система
RU2606780C1 (ru) * 2015-06-09 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2677500C1 (ru) * 2018-03-07 2019-01-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
RU2584273C1 (ru) Способ изготовления полупроводникового прибора
RU2671294C1 (ru) Способ изготовления полупроводникового прибора
RU2748455C1 (ru) Способ изготовления полупроводникового прибора
RU2674413C1 (ru) Способ изготовления полупроводникового прибора
RU2522930C2 (ru) Способ изготовления тонкопленочного транзистора
RU2734094C1 (ru) Способ изготовления полупроводникового прибора
RU2688851C1 (ru) Способ изготовления полупроводникового прибора
RU2633799C1 (ru) Способ изготовления полупроводникового прибора
RU2596861C1 (ru) Способ изготовления полупроводникового прибора
RU2515334C1 (ru) Способ изготовления тонкопленочного транзистора
RU2723982C1 (ru) Способ изготовления полупроводникового прибора
RU2688864C1 (ru) Способ изготовления полупроводникового прибора
RU2688881C1 (ru) Способ изготовления полупроводникового прибора
RU2752125C1 (ru) Способ изготовления полупроводникового прибора
RU2757177C1 (ru) Способ изготовления силицидных контактов из вольфрама
RU2428764C1 (ru) Способ изготовления полупроводникового прибора
RU2680989C1 (ru) Способ изготовления полупроводникового прибора
RU2693506C1 (ru) Способ изготовления полупроводникового прибора
RU2798455C1 (ru) Способ изготовления тонкопленочного транзистора
RU2641617C1 (ru) Способ изготовления полупроводникового прибора
RU2709603C1 (ru) Способ изготовления полупроводникового прибора
RU2606246C2 (ru) Способ изготовления полупроводникового прибора
RU2610056C1 (ru) Способ изготовления полупроводникового прибора
RU2818689C1 (ru) Способ изготовления полупроводникового прибора
RU2723981C1 (ru) Способ изготовления полупроводникового прибора