RU2677253C2 - Power semiconductor module half-bridge sub-module - Google Patents

Abstract

FIELD: electrical equipment.SUBSTANCE: invention relates to power semiconductor modules and can be used in converting equipment. Essence of the invention lies in the fact that the submodule of a half-bridge power semiconductor module contains an electrically insulating heat-conducting substrate with two current-carrying layers: a lower layer that is made up of a solid power polygon and is part of one of the DC-current conductors, and the upper layer, which is divided into power polygons AC and DC+, which are parallel rows of power semiconductor elements, forming the shoulders of the half bridge; two power polygons electrically connected to the lower power current-carrying layer and located along said polygons, the polygons AC and DC+ on which parallel rows of power semiconductor elements are located in close proximity to each other; the two mentioned power polygons electrically connected to the lower power current-carrying layer are located outside the rows of the crystals of the submodule; the output of the AC of the submodule is connected to the AC polygon between the rows of power semiconductor elements; and necessary for the formation of half bridge circuit connections between the polygons and (or) semiconductor elements are made by flexible current conductors, which width ensures their maximum coverage of the submodule current conductors width.EFFECT: increased reliability of the semiconductor power module.1 cl, 1 dwg

Description

Изобретение относится к силовым полупроводниковым модулям и может использоваться в преобразовательной технике.The invention relates to power semiconductor modules and can be used in converting technology.

Основной проблемой, которую решают производители полупроводниковых модулей (подмодулей) со схемой полумоста (транзисторного, транзисторно-диодного, диодного), является снижение «выбросов» напряжения на транзисторах (после их запирания) или на диодах (после восстановления из непроводящего состояния) за пределы напряжения DC-конденсатора. Эти выбросы возникают вследствие наличия паразитных индуктивностей контура DC, образуемого как внутренними тоководами самого подмодуля: DC+, DC- и тоководами, соединяющими полупроводниковые элементы плеч молумоста между собой, так и внешними тоководами, соединяющими внутренние тоководы модуля DC+ и DC- с буферным DC-конденсатором. Например, в транзисторном полумосте при запирании нижнего ключа, через который от токовода АС к тоководу DC- протекает ток внешней индуктивной цепи, скорость роста напряжения на запираемом ключе вначале ограничивается собственной емкостью полупроводниковых элементов и конструктивными емкостями модуля. После достижения напряжением на запираемом ключе уровня напряжения DC полумоста открывается диод в верхнем плече полумоста, который перенаправляет внешний ток АС через токовод DC+ в DC-конденсатор. При этом в диоде ток должен увеличиться скачком на величину, равную внешнему току АС. Но упомянутая паразитная индуктивность препятствует этому процессу: для разгона в ней тока требуется наличие на ней определенного напряжения, равного ЭДС самоиндукции, которое и будет вышеупомянутым «выбросом напряжения».The main problem that manufacturers of semiconductor modules (submodules) with a half-bridge (transistor, transistor-diode, diode) circuitry solve is the reduction of voltage "surges" on transistors (after they are locked) or on diodes (after restoration from a non-conducting state) outside the voltage limits DC capacitor. These emissions occur due to the presence of parasitic inductances of the DC circuit, formed both by the internal current conductors of the submodule itself: DC +, DC- and current conductors connecting the semiconductor elements of the molot bridge arms to each other, and external current conductors connecting the internal current conductors of the DC + and DC- module with a DC buffer capacitor . For example, in the transistor half-bridge, when the lower switch is locked, through which the current of the external inductive circuit flows from the AC lead to the DC-current lead, the voltage growth rate on the lockable key is initially limited by the intrinsic capacitance of the semiconductor elements and the structural capacitances of the module. After the voltage across the lockable key reaches the DC voltage level of the half-bridge, a diode opens in the upper arm of the half-bridge, which redirects the external AC current through the DC + current lead to the DC capacitor. In this case, the current in the diode should increase abruptly by an amount equal to the external current of the AC. But the parasitic inductance mentioned above impedes this process: to accelerate the current in it, a certain voltage is required on it, equal to the self-induction EMF, which will be the aforementioned "voltage surge".

Оценим допустимую величину паразитной индуктивности Ln упомянутого контура полумоста для модулей IGBT. Возьмем допустимую величину «выброса напряжения» равной 200 В.Let us estimate the permissible stray inductance Ln of the mentioned half-bridge circuit for IGBT modules. We take the permissible value of "surge" equal to 200 V.

Скорость спада тока для одного кристалла IGBT среднего быстродействия на ток 100 А равна

. Тогда для модуля на 600 А, т.е. с ключами из 6-и кристаллов:The current decay rate for one medium-speed IGBT chip per current 100 A is

. Then for a 600 A module, i.e. with keys of 6 crystals:

Приблизительно такое значение индуктивности (15 нГ) и имеют, например, серийные модули SKM600GB126D [1] в корпусе SEMITRANS-3.The inductance value (15 nG) is approximately the same, for example, have the serial modules SKM600GB126D [1] in the SEMITRANS-3 package.

Переход на более высокие рабочие частоты преобразования и повышение КПД требует применения более быстродействующих транзисторов, что влечет необходимость разработки менее индуктивных корпусов. Для более быстродействующих силовых SiC транзисторов на 1200 В C2M0080120D [2] время спада тока менее 20 нс, поэтому для коммутируемого тока 600 А модулем из таких кристаллов, имеем:Switching to higher operating conversion frequencies and increasing efficiency requires the use of faster transistors, which necessitates the development of less inductive cases. For faster high-power SiC transistors for 1200 V C2M0080120D [2], the current decay time is less than 20 ns; therefore, for a switched current of 600 A by a module of such crystals, we have:

Это подтверждает последняя разработка ф.Cree - низкопрофильный модуль CAS325M12HM2 [3] - он имеет индуктивность около 5 нГ.This is confirmed by the latest development of the Cree f - the low-profile module CAS325M12HM2 [3] - it has an inductance of about 5 nG.

В эту оценку индуктивности входят в качестве слагаемого и паразитная индуктивность вешних буферных конденсаторов между внешними DC-тоководами и индуктивность внешних DC-тоководов. Например, для конденсатора B32656S (ф.Epcos) емкостью 2,2 мкФ (1250 В) [4] имеем величину суммы упомянутых паразитных индуктивностей 1 нГ. Параллельное соединение таких конденсаторов снизит паразитную индуктивность до долей нГ. Поэтому необходимо отметить, что необходимость в постановке буферных DC-конденсаторов внутрь модуля непосредственно на подложку с целью минимизации упомянутых паразитных индуктивностей практически отпадает (исключение составляет случай, когда длительности фронтов - менее единиц не, а коммутируемые токи - более десятков А).The stray inductance of the external buffer capacitors between the external DC current leads and the inductance of the external DC current leads are included in this inductance estimate. For example, for a capacitor B32656S (f.Epcos) with a capacitance of 2.2 μF (1250 V) [4] we have a sum of the mentioned parasitic inductances of 1 nG. The parallel connection of such capacitors will reduce the stray inductance to fractions of nG. Therefore, it should be noted that the need to put buffer DC capacitors inside the module directly onto the substrate in order to minimize the mentioned parasitic inductances practically disappears (the exception is the case when the duration of the fronts is less than one and the switching currents are more than tens of A).

Таким образом, для обеспечения гарантированного безопасного режима работы современных модулей на сотни Ампер суммарная величина паразитных индуктивностей DC-контура внутри модуля не должна превышать (2÷3) нГ.Thus, to ensure a guaranteed safe operation mode of modern modules for hundreds of Amps, the total value of the parasitic inductances of the DC circuit inside the module should not exceed (2 ÷ 3) nG.

Тоководы упомянутого контура полумоста современных низкоиндуктивных подмодулей выполнены полосковыми так, что их длина в разы меньше ширины. Например, низкопрофильный серийный силовой полумостовой модуль CAS325M12HM2 характеризуется расположением полупроводниковых элементов параллельными рядами при параллельном их соединении внутри каждого ряда. Ток протекает в поперечном направлении к этим рядам по сплошным токоведущим полигонам подложки. Сужение линий тока происходит только в областях токопроводящих перемычек, соединяющих кристаллы полупроводниковых элементов с полигонами. Однако выводы DC-тоководов разнесены по разные стороны от рядов полупроводниковых элементов, что существенно увеличивает площадь петли упомянутого контура и препятствует получению минимально возможной паразитной индуктивности даже при максимальном приближении буферного DC конденсатора к модулю.The current leads of the aforementioned half-bridge contour of modern low-inductance submodules are strip-shaped so that their length is several times less than the width. For example, the CAS325M12HM2 low-profile serial power half-bridge module is characterized by the arrangement of semiconductor elements in parallel rows with their parallel connection inside each row. The current flows in the transverse direction to these rows along the solid current-carrying polygons of the substrate. The narrowing of the current lines occurs only in the areas of conductive jumpers connecting the crystals of semiconductor elements with polygons. However, the conclusions of the DC current leads are spaced on opposite sides from the rows of semiconductor elements, which significantly increases the loop area of the mentioned circuit and prevents obtaining the smallest possible stray inductance even when the buffer DC capacitor is as close to the module as possible.

Действительно, индуктивность контура, ограничиваемого двумя полосковыми плоскопараллельными тоководами шириной b и длиной

, расположенными друг над другом с зазором h, определяется в приближении (h<<b) формулой [5]:Indeed, the inductance of the circuit limited by two strip plane-parallel current conductors of width b and length

located one above the other with a gap h, is determined in the approximation (h << b) by the formula [5]:

Для рассмотренного модуля CAS325M12HM2 имеем: h≈10 мм, b≈100 мм,

. Тогда получаем L≈6 нГ, что достаточно близко к заявленному (5 нГ). Одним из путей снижения паразитной индуктивности контура является снижение толщины DC контура до h≈1 мм, ограничиваемого технологическими и физическими факторами. В этом случае основной вклад в суммарную индуктивность уже будут вносить неоднородности тоководов, например, токопроводящие перемычки. Они обычно выполняются шлейфом, состоящим из проволочек или полосок. Суммарная ширина этих шлейфов в каждом ряду в несколько раз меньше ширины b сплошного токовода, особенно при выполнении перекрестий тоководов в виде «гребенок». Поэтому при суммарной длине этих участков примерно 20 мм и длине

, имеем ощутимый вклад в паразитную индуктивность DC контура.For the considered module CAS325M12HM2 we have: h≈10 mm, b≈100 mm,

. Then we get L≈6 nG, which is close enough to the declared value (5 nG). One of the ways to reduce the stray inductance of the circuit is to reduce the thickness of the DC circuit to h≈1 mm, limited by technological and physical factors. In this case, the main contribution to the total inductance will already make inhomogeneities of current leads, for example, conductive jumpers. They are usually performed by a train consisting of wires or strips. The total width of these loops in each row is several times smaller than the width b of a solid current lead, especially when performing crosshairs of current leads in the form of “combs”. Therefore, with a total length of these sections of approximately 20 mm and a length of

, we have a significant contribution to the parasitic inductance of the DC circuit.

Таким образом, при оценке величины паразитной индуктивности DC контура подмодуля необходимо учитывать не только соотношение габаритных размеров этого контура, но и неоднородности тоководов.Thus, when assessing the parasitic inductance of a DC circuit of a submodule, it is necessary to take into account not only the ratio of the overall dimensions of this circuit, but also the heterogeneity of the current leads.

Наиболее близким техническим решением, выбранным в качестве прототипа [6, fig3a], является полумостовой силовой полупроводниковый модуль, содержащий электроизоляционную теплопроводящую подложку с двумя силовыми токоведущими слоями: нижним слоем, который выполнен сплошным полигоном и является частью токовода DC+ полумоста, и верхним слоем, который разделен на полигоны, на двух из которых расположены параллельные ряды силовых полупроводниковых элементов, образующие плечи полумоста, а между упомянутыми рядами находится полигон, который соединен электропроводящими переходками с нижним слоем; три максимально широких полосковых силовых вывода, расположенных параллельно рядам полупроводниковых элементов и подсоединенных по всей ширине вывода к соответствующим полигонам, причем выводы DC+ и DC- максимально сближены до толщины необходимой изоляции и находятся за пределами рядов кристалллов подмодуля со стороны верхнего плеча полумоста, а силовой вывод АС полумоста находится на краю модуля со стороны нижнего плеча полумоста.The closest technical solution chosen as a prototype [6, fig3a] is a half-bridge power semiconductor module containing an insulating heat-conducting substrate with two power conductive layers: the lower layer, which is made by a continuous polygon and is part of the DC + half-bridge current lead, and the upper layer, which divided into polygons, on two of which parallel rows of power semiconductor elements are located that form the half-bridge shoulders, and between the said rows there is a polygon that is connected inen electrically conductive transitions with a lower layer; three maximally wide stripe power leads parallel to the rows of semiconductor elements and connected across the entire width of the lead to the corresponding polygons, with the DC + and DC- leads being as close as possible to the thickness of the required insulation and located outside the rows of crystals of the submodule on the side of the upper arm of the half bridge, and the power lead The half-bridge speaker is located on the edge of the module from the side of the lower half-bridge shoulder.

Недостатком такой конфигурации является невозможность выполнения соединений полупроводниковых элементов и тоководов в полумост без перекрестья. Это оставляет нереализованным потенциал снижения паразитных индуктивностей.The disadvantage of this configuration is the inability to make connections of semiconductor elements and current leads in a half-bridge without a crosshair. This leaves unrealized the potential for reducing spurious inductances.

Задачей, на решение которой направлено настоящее изобретение, является повышение надежности полупроводникового силового модуля.The problem to which the present invention is directed is to increase the reliability of a semiconductor power module.

Техническим результатом заявленного изобретения является снижение выбросов напряжения на полупроводниковых элементах силового полумостового подмодуля, возникающих вследствие наличия паразитной индуктивности в DC контуре полумоста.The technical result of the claimed invention is to reduce voltage spikes on the semiconductor elements of the power half-bridge submodule arising from the presence of stray inductance in the DC circuit of the half-bridge.

Технический результат достигается тем, что в подмодуле полумостовом силового полупроводникового модуля, содержащем электроизоляционную теплопроводящую подложку с двумя токоведущими слоями: нижним слоем, который выполнен сплошным силовым полигоном и является частью одного из DC-тоководов, и верхним слоем, который разделен на силовые полигоны АС и DC+, на которых расположены параллельные ряды силовых полупроводниковых элементов, образующие плечи полумоста; два силовых полигона, электрически связанных с нижним силовым токоведущим слоем и расположенных вдоль упомянутых полигонов, причем один из них расположен за пределами рядов кристаллов подмодуля; три максимально широких полосковых силовых вывода AC, DC+ и DC- подмодуля, расположенных параллельно рядам полупроводниковых элементов и подсоединенных по всей своей ширине к соответствующим полигонам, причем выводы DC+ и DC- подмодуля подсоединены к соответствующим полигонам, находящимся за пределами рядов кристаллов подмодуля, и находятся друг от друга на расстоянии, равном толщине необходимой изоляции, новизна заключается в том, что ликвидируются перекрестья тоководов подмодуля за счет того, что полигоны АС и DC+, на которых расположены параллельные ряды силовых полупроводниковых элементов, расположены в непосредственной близости друг от друга; два упомянутых силовых полигона, электрически связанных с нижним силовым токоведущим слоем, расположены за пределами рядов кристаллов подмодуля; вывод АС подмодуля подсоединен к полигону АС между рядами силовых полупроводниковых элементов; а необходимые для образования полумостовой схемы соединения между полигонами и(или) полупроводниковыми элементами выполнены гибкими тоководами, ширина которых обеспечивает максимальное покрытие ими ширины тоководов подмодуля.The technical result is achieved by the fact that in the submodule of the half-bridge power semiconductor module containing an insulating heat-conducting substrate with two current-conducting layers: the lower layer, which is made of a continuous power range and is part of one of the DC current conductors, and the upper layer, which is divided into power ranges of AC and DC +, on which parallel rows of power semiconductor elements are located, forming the shoulders of the half-bridge; two power landfill, electrically connected with the lower power conductive layer and located along the said landfill, one of which is located outside the rows of crystals of the submodule; three maximally wide stripe power outputs of AC, DC + and DC- submodules located parallel to the rows of semiconductor elements and connected along their entire width to the corresponding polygons, and the terminals of DC + and DC- submodule connected to the corresponding polygons located outside the rows of crystals of the submodule, and are from each other at a distance equal to the thickness of the required insulation, the novelty lies in the fact that the crosshairs of the current leads of the submodule are eliminated due to the fact that the AC and DC + polygons on which the pairs are located llelnye series of power semiconductor elements are arranged in close proximity to each other; the two mentioned power ranges, electrically connected with the lower power current-carrying layer, are located outside the rows of crystals of the submodule; the AC output of the submodule is connected to the AC range between the rows of power semiconductor elements; and the necessary connections for the formation of a half-bridge circuit between the polygons and (or) semiconductor elements are made of flexible current conductors, the width of which ensures the maximum coverage of the width of the current conductors of the submodule.

Сущность заявленного изобретения поясняется чертежом, на котором показан вертикальный разрез одного из вариантов «полумостовой» секции модуля, выполненный в поперечном направлении к рядам полупроводниковых элементов.The essence of the claimed invention is illustrated by the drawing, which shows a vertical section of one of the options "half-bridge" section of the module, made in the transverse direction to the rows of semiconductor elements.

Нижний токоведущий слой керамической подложки 1 представляет собой сплошной полигон 2, несущий один из потенциалов DC+ или DC- (в данном случае DC-). По краям подложки 1 полигон 2 выведен на верхний токоведущий слой на полигоны 3 и 4. На полигонах 5 и 6 верхнего токоведущего слоя расположены кристаллы полупроводниковых элементов 7 (VT-L) и 8 (VT-H). Токопроводящие перемычки 9 и 10 соединяют кристаллы 7 и 8 с соответствующими полигонами 4 и 5. Выводы DC+ и DC-11 и 12 подсоединены к соответствующим полигонам 3 и 6 и максимально прижаты друг к другу на толщину необходимой изоляций. Вывод 13 точки АС полумоста выходит с полигона 5 между рядами полупроводниковых элементов 7 и 8.The lower current-carrying layer of the ceramic substrate 1 is a continuous polygon 2, carrying one of the potentials DC + or DC- (in this case, DC-). At the edges of the substrate 1, polygon 2 is displayed on the upper current-carrying layer at polygons 3 and 4. At the polygons 5 and 6 of the upper current-carrying layer there are crystals of semiconductor elements 7 (VT-L) and 8 (VT-H). Conducting jumpers 9 and 10 connect the crystals 7 and 8 with the corresponding polygons 4 and 5. The terminals DC + and DC-11 and 12 are connected to the corresponding polygons 3 and 6 and are pressed against each other to the maximum thickness of the required insulation. Conclusion 13 of the AC point of the half-bridge leaves polygon 5 between the rows of semiconductor elements 7 and 8.

Таким образом, все токоведущие элементы (1÷10) контура полумоста и тоководы 11 и 12 образуют конструкцию, не имеющую пересечений тоководов и геометрически близки к двум последовательно соединенным двухпроводным двухуровневым полосковым линиям. И как следствие - минимальную индуктивность: действительно, суммарная индуктивность упомянутых линий для h≈1 мм, b≈100 мм,

где 50 мм - длина линии на подложке, а 10 мм - длина линии от подложки до выхода модуля (длина тоководов 11 и 12), будет 0,8 нГ (см. формулу 1).Thus, all current-carrying elements (1 ÷ 10) of the half-bridge circuit and current leads 11 and 12 form a structure that does not have intersections of current leads and are geometrically close to two two-wire two-level stripe lines connected in series. And as a result - the minimum inductance: indeed, the total inductance of the mentioned lines for h≈1 mm, b≈100 mm,

where 50 mm is the length of the line on the substrate, and 10 mm is the length of the line from the substrate to the output of the module (length of current leads 11 and 12), will be 0.8 nG (see formula 1).

Оценим индуктивность одного перекрестья. Перекрестье можно осуществить в виде «гребенки» с шагом Н, равным шагу расположения полупроводниковых кристаллов в ряду, то есть около Н≈14 мм. Тогда при величине зазора между зубцами 3 мм (определяется требованием к электроизоляции), ширина зубца будет: (14 мм / 2зубца) - 3 мм = 4 мм.We estimate the inductance of one crosshair. The crosshair can be made in the form of a “comb” with a pitch H equal to the pitch of the arrangement of semiconductor crystals in a row, that is, about H≈14 mm. Then, when the gap between the teeth is 3 mm (determined by the requirement for electrical insulation), the width of the tooth will be: (14 mm / 2 teeth) - 3 mm = 4 mm.

Оценка индуктивности одного зубца по формуле (1) для h≈2 мм, b≈4 мм,

дает значение около 9 нГ. Если оценивать индуктивность по модели одиночного проводника:Assessment of the inductance of one tooth according to the formula (1) for h≈2 mm, b≈4 mm,

gives a value of about 9 nG. If we evaluate the inductance by a single conductor model:

то получим значение 7 нГ. Таким образом, наилучшая оценка будет 8 нГ.then we get the value of 7 nG. Thus, the best score would be 8 nG.

Если даже по минимуму оценить индуктивность «гребенки», то можно пренебречь взаимоиндукцией зубцов, усиливающую индуктивность, то получим: число зубцов на каждом тоководе равно 100 мм / 14 мм/шаг ≈ 7 зубцов, тогда:If we even evaluate the “inductance” inductance at a minimum, then we can neglect the mutual induction of the teeth, which enhances the inductance, we get: the number of teeth on each current lead is 100 mm / 14 mm / step ≈ 7 teeth, then:

L_{гребенки} ≈ (8 нГ / 7зубцов) × 2 токовода ≈ 2 нГL _combs ≈ (8 nG / 7 teeth) × 2 conductors ≈ 2 nG

Тогда ликвидация перекрестий (например, в виде «гребенки») тоководов DC контура полумоста дает снижение паразитной индуктивности DC контура полумоста как минимум на 2нГ, что для

дает снижение выбросов напряжения на:Then elimination of the crosshairs (for example, in the form of a “comb”) of the current leads of the DC half-bridge circuit gives a decrease in the parasitic inductance of the DC half-bridge circuit by at least 2 nG, which for

gives a reduction in voltage emissions by:

что является значительной частью допустимого полного запаса, приблизительно равного 200 В.which is a significant part of the allowable total margin of approximately 200 V.

Таким образом, заявляемое изобретение позволяет снизить выбросы напряжения на полупроводниковых элементах полумостового подмодуля силового полупроводникового модуля, возникающие вследствие наличия паразитной индуктивности в DC контуре полумоста.Thus, the claimed invention allows to reduce voltage surges on the semiconductor elements of the half-bridge submodule of the power semiconductor module, arising due to the presence of stray inductance in the DC circuit of the half-bridge.

Источники информацииInformation sources

1. www.semikron.com/dl/service-support/downloads/download/semikron-datasheet-skm600gb12t4-228920981.www.semikron.com/dl/service-support/downloads/download/semikron-datasheet-skm600gb12t4-22892098

2. www.wolfspeed.com/downloads/dl/file/id/167/product/10/c2m0080120d.pdf2. www.wolfspeed.com/downloads/dl/file/id/167/product/10/c2m0080120d.pdf

3. www.wolfspeed.com/downloads/dl/file/id/967/product/204/cas325m12hm2.pdf3.www.wolfspeed.com/downloads/dl/file/id/967/product/204/cas325m12hm2.pdf

4. en.tdk.eu/inf/20/20/db/fc_2009/MKP_B32651_658.pdf4. en.tdk.eu/inf/20/20/db/fc_2009/MKP_B32651_658.pdf

5. П.Л. Калантаров, Л.А. Цейтлин «Расчет индуктивностей». 1986,5. P.L. Kalantarov, L.A. Zeitlin "Calculation of inductances." 1986,

6. патент US 7,791,208 В2, Power semiconductor arrangement, Infineon Technologies AG, 2010, Priority 2007, Fig. 3a6. US Pat. No. 7,791,208 B2, Power semiconductor arrangement, Infineon Technologies AG, 2010, Priority 2007, Fig. 3a

Claims (1)

Подмодуль полумостовой силового полупроводникового модуля, содержащий электроизоляционную теплопроводящую подложку с двумя токоведущими слоями: нижним слоем, который выполнен сплошным силовым полигоном и является частью одного из DC-тоководов, и верхним слоем, который разделен на силовые полигоны АС и DC+, на которых расположены параллельные ряды силовых полупроводниковых элементов, образующие плечи полумоста; два силовых полигона, электрически связанных с нижним силовым токоведущим слоем и расположенных вдоль упомянутых полигонов, причем один из них расположен за пределами рядов кристаллов подмодуля; три максимально широких полосковых силовых вывода AC, DC+ и DC- подмодуля, расположенных параллельно рядам полупроводниковых элементов и подсоединенных по всей своей ширине к соответствующим полигонам, причем выводы DC+ и DC- подмодуля подсоединены к соответствующим полигонам, находящимся за пределами рядов кристаллов подмодуля, и находятся друг от друга на расстоянии, равном толщине необходимой изоляции, отличающийся тем, что полигоны АС и DC+, на которых расположены параллельные ряды силовых полупроводниковых элементов, расположены в непосредственной близости друг от друга; два упомянутых силовых полигона, электрически связанных с нижним силовым токоведущим слоем, расположены за пределами рядов кристаллов подмодуля; вывод АС подмодуля подсоединен к полигону АС между рядами силовых полупроводниковых элементов; а необходимые для образования полумостовой схемы соединения между полигонами и(или) полупроводниковыми элементами выполнены гибкими тоководами, ширина которых обеспечивает максимальное покрытие ими ширины тоководов подмодуля.A submodule of a half-bridge power semiconductor module containing an insulating heat-conducting substrate with two current-conducting layers: the lower layer, which is made by a continuous power range and is part of one of the DC current conductors, and the upper layer, which is divided into AC and DC + power ranges, on which parallel rows are located power semiconductor elements forming the half-bridge shoulders; two power landfill, electrically connected with the lower power conductive layer and located along the said landfill, one of which is located outside the rows of crystals of the submodule; three maximally wide stripe power outputs of AC, DC + and DC- submodules located parallel to the rows of semiconductor elements and connected along their entire width to the corresponding polygons, and the terminals of DC + and DC- submodule connected to the corresponding polygons located outside the rows of crystals of the submodule, and are from each other at a distance equal to the thickness of the required insulation, characterized in that the polygons AC and DC +, on which parallel rows of power semiconductor elements are located, are located in close proximity to each other; the two mentioned power ranges, electrically connected with the lower power current-carrying layer, are located outside the rows of crystals of the submodule; the AC output of the submodule is connected to the AC range between the rows of power semiconductor elements; and the necessary connections for the formation of a half-bridge circuit between the polygons and (or) semiconductor elements are made of flexible current conductors, the width of which ensures the maximum coverage of the width of the current conductors of the submodule.

Images